Понятие архитектуры ЭВМ
Download
1 / 30

??????? ??????????? ??? - PowerPoint PPT Presentation


  • 154 Views
  • Uploaded on

Понятие архитектуры ЭВМ. Архитектура ЭВМ как распределение функций, реализуемых системой, между её уровнями. Вентили: (a) Not (b)NotAND (c)NotOR. Базовые вентили. Реализация суммы по модулю два. Реализация 1-битного сумматора. Схема полного 1-битового сумматора. Определяется:

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about '??????? ??????????? ???' - bina


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
5126335

Понятие архитектуры ЭВМ

Архитектура ЭВМ как распределение функций, реализуемых системой, между её уровнями


A not b notand c notor
Вентили: (a) Not (b)NotAND (c)NotOR






5126335

  • Определяется: сумматора

  • совокупность регистров, формирующих локальную память

  • организация АЛУ

  • тракт данных


5126335

CISC – Complete Instruction Set Computer сумматора

IBM/360 INTEL(Pentium,Pentium Pro)

RISC – ReducedInstruction Set Computer

Hewlett-Packard (Pa-RISC) Sun Microsystems (SPARC)

Digital Equipment (Alpha) Silicon Graphics (MIPS)


5126335


5126335

Уровень программиста ресурсами: файлами, виртуальной памятью, внешней и оперативной памятью и т.д.

Уровень системного программиста


Intel
Семейство процессоров ресурсами: файлами, виртуальной памятью, внешней и оперативной памятью и т.д.INTEL

80286: Реальный + защищенный режимы, возможности = IBM370

8086: сегментирование памяти, совместимость «назад»


Intel1
Семейство процессоров ресурсами: файлами, виртуальной памятью, внешней и оперативной памятью и т.д.INTEL

i386: виртуальный 8086, УВВ параллельно с ЦП , очередь команд

i486: скалярный 5 ступенчатый конвейер, КЭШ 8 Кб

P I: 2 конвейера; P Pro: 3 конвейера (суперскалярные)


5126335

Разъем для модуля памяти ресурсами: файлами, виртуальной памятью, внешней и оперативной памятью и т.д.

Процессор

Модули основной и КЭШ памяти 2 уровня

Разъемы для плат расширения ISA

Разъемы для плат расширения AGP


5126335

Дополнительный модуль памяти ресурсами: файлами, виртуальной памятью, внешней и оперативной памятью и т.д.


5126335

Аккумулятор ресурсами: файлами, виртуальной памятью, внешней и оперативной памятью и т.д.

Модули BIOS и энергонезависимой памяти


5126335

Основные узлы и части ресурсами: файлами, виртуальной памятью, внешней и оперативной памятью и т.д.


5126335

Шина ресурсами: файлами, виртуальной памятью, внешней и оперативной памятью и т.д.

Внутренняя магистраль ЦП

КЭШпамять1 уровня

Предсказание переходов

Flags

УУ

IP

Внутренняя структура процессора


5126335

Пять этапов обработки команды процессором

S1: Помещение в очередь. Увеличение IP.

S2: Выделение кода и формирование адреса.

S3: Выбор операндов из памяти.

S4: Выполнение вычислений. Формирование флагов.

S5: Запись результатов.


Pentium
Схема двухконвейерного процессора Pentium

  • U-конвейер выполняет произвольные команды

  • V-конвейер - только простые команды с целыми числами.

  • Выполнение программ с целыми числами производится почти в 2 раза быстрее чем на 486 с той же тактовой частотой.

  • Четыре конвейера – не эффективно: требуется громоздкое аппаратное обеспечение.


5126335
Функциональная схема суперскалярного процессора

Один конвейер с несколькими функциональными блоками


5126335
Регистры общего назначения суперскалярного процессора

Для проведения арифметических операций

Для манипуляций с адресами

Для организации выполнения циклов

Для выполнения операций умножения и деления

Регистры данных


5126335
Регистры общего назначения суперскалярного процессора

Для манипуляций с адресами и определения местоположения переменных, передаваемых через стек

Для указания смещения вершины стека

Смещение = расстояние переменной, метки или команды от базисной точки сегмента.

Для манипуляций с адресами и адреса исходной строки

Для манипуляций с адресами и адреса строки назначения

Индекс-регистры: содержат смещение данных и команд


5126335
Сегментные регистры суперскалярного процессора

Содержат адрес «базисной» точки для каждого из сегментов


5126335
Регистры управления суперскалярного процессора

Содержит смещение следующей команды относительно базисной точки сегмента команд

Значения битов характеризуют статус текущего состояния процессора или результата выполненной арифметической операции


5126335
Флаги состояния суперскалярного процессора


5126335
Системные флаги суперскалярного процессора


5126335

xor ax,ax суперскалярного процессораmov al,64add al,64

xor ax,axmov al,128add al,128

xor ax,axmov al,192add al,192

010000000100000010000000

cf=0 pf=0 zf=0 sf =1 of=1

1000000010000000

100000000

cf=1 pf=1 zf=1 sf=0 of=1

1100000011000000

110000000

cf=1 pf=0 zf=0 sf=1 of=0

Пример:


5126335
Формирование линейного адреса суперскалярного процессора

16-разрядные регистры могут содержать адреса от

000016 до ffff16, т.е. от 0 до 64К

20-разрядная адресная шина позволяет адресовать

fffff16байт, т.е. 1М

Для получения возможности адресовать всю память необходимо использовать адресные пары, например:

CS:IP или DS:имя_переменной

Сегментные регистры содержат номера параграфов (четыре старшие цифры) адреса базисной точки сегмента


5126335
Формирование линейного адреса суперскалярного процессора


ad