Γενικά περί Μιονίων

1. Γενικά περί Μιονίων • Τα πλέον ενεργητικά σωματίδια στο επίπεδο της θάλασσας • Μικρή αλληλεπίδραση με ιονισμό Εύκολα φτάνουν στο επίπεδο της θάλασσας

2. Διάσπαση Μιονίου Εμβέλεια χ

3. Ζώνη αγωγιμότητας ηλεκτρόνιο Impurities Παγίδες Διέγερση οπή Ζώνη σθένους Ανίχνευση Μιονίων Ενισχυτής Φωτοπολλαπλασιστής Σπινθηριστής Επεξεργασία σήματος

4. Ισοδύναμο κύκλωμα Φωτοπολλαπλασιαστή Φωτοπολλαπλασιαστής + Πολλαπλασιασμός ηλεκτρονίων

5. start stop TDC: Time to Digital Converter 1 • TDC χρησιμοποιούνται για τη μέτρηση διαστημάτων χρόνου με μεγάλη ακρίβεια • Μετρά χρόνους μεταξύ δύο γεγονότων (start σήμα – stop σήμα) • Μετρά μικρά χρονικά διαστήματα με μεγάλη ακρίβεια • Όπως ένα χρονόμετρο που μετρά χρόνους αθλητών • Χρονική αναφορά • Χρόνοι αναφορικά με ένα ρολόι ακριβείας (π.χ GPS) • Σχετικοί χρόνοι γεγονότων που ακολουθούν το ένα το άλλο • σαν να μετράμε ώρες χωρίς να έχει το ρολόι μας αναφορά στο 12 ωρο ή 24 ωρο • Ειδικές ανάγκες στον τομέα της φυσικής υψηλών ενεργειών • Πολλές χιλιάδες κανάλια • Πολύ υψηλοί ρυθμοί σωματιδίων • Πολύ υψηλή διακριτική ικανότητα • Άλλες εφαρμογές • laser/radar (π.χ. μέτρηση αποστάσεων, ταχύτητας αυτοκινήτων)

6. Stop Start Clock Counter Start-stop type Delay chain with non-inverting gates Start Stop Register Delay Locked Loop Phase Clock Hit Register Cable delay chain R R R R C C C C V t TDC 2 Βασικές αρχές λειτουργίας Reset Clock Counter • Καταμετρητές • Πλεονεκτήματα • Απλός • Ψηφιακός • Μεγάλη δυναμική περιοχή • Εύκολο να ολοκληρώσουμε πολλά κανάλια • Μειονεκτήματα • Περιορισμένη διακριτική ικανότητα (1ns in modern CMOS technology) • Μετασταθείς καταστάσεις ( use of Gray code counter) • Τύπου Γραμμής Καθυστέρησης • Αλυσίδα καθυστέρησης καλωδίων (κατανεμημένο L-C) • Πολύ καλή διακριτική ικανότητα ( 5ps mm) • Δύσκολη ολοκλήρωση σε VLSI κυκλώματα • Απλή αλυσίδα καθυστέρησης με χρήση ενεργών “πυλών” • Καλή διακριτική ικανότητα ( ~100ps στις σύγχρονες τεχνολογίες 0.18nm ) • Περιορισμένη δυναμική περιοχή (μακρές γραμμές καθυστέρησης και καταχωρητές) • Μόνο start-stop τύπου • Μεγάλες διακυμάνσεις μεταξύ chips με τη θερμοκρασία και την τάση τροφοδοσίας • Delay locked loop • Self calibrating using external frequency reference (clock) • Allows combination with counter (see later) • Delicate feedback loop design (jitter) • R-C αλυσίδα καθυστέρησης • Πολύ καλή διακριτική ικανότητα • Αλυσίδες καθυστέρηση με απώλειες: μικρές αλυσίδες • Μεγάλη ευαισθησία στις παραμέτρους επεξεργασίας και την θερμοκρασία Και διάφορες άλλες τοπολογίες Hit Register Time tagging type RC delay chain

7. Hit register 0 Hit register 1 Hit register 2 Hit register 3 Trigger FIFO L1 buffer HPTDC architecture 320MHz Clock (40MHz) Mux PLL 160MHz Coarse counter 40MHz DLL 32 15 bit X 4 R-C Hit[31:0] R-C Hit cont. Trigger interface X 8 Trigger Bunch count Channelarbitration Encoding Offset adjust Resets Event count 256 16 Trigger matching control Trigger matching Reject counter Match window Round Robin JTAG: Boundary scanProgrammingMonitoringStatusProduction test Error monitoring: Memories State machines Measurements Programming JTAG Readout FIFO 256 JTAG Readout interface Parallel Byte Serial Token-in Readout Token-out

8. TDC 2 High Performance TDC 0.25 μm CMOS Τεχνολογία 1 εκατομμύριο τρανζίστορς 225 ball grid array package Διαστάσεις 6.5 x 6.5 mm Κανάλια 32 High resolution: 98ps Very high resolution: 24ps (8 channels)

9. Επεξεργασία Σήματος 2 Coincidence logic either before TDC or in FPGA depending on the trigger logic GPS Sync PC Microcontroller + USB 2.0 I/F High Performance TDC TDC 8 channels 8 channels (~20ps rms resolution) (~20ps rms resolution) TDC Control