1 / 58

《 电子设计自动化 》

《 电子设计自动化 》. EDA. 主讲人：熊娟 黄淮学院电子科学与工程系. 6. 2. 3. 5. 4. 1. 可编程器件开发系统. Protel 99se/DXP 的使用. Multisim 的使用. 硬件描述语言. 可编程逻辑器件. EDA 技术基础. 本学期主要内容. 教学目的：认识 EDA 技术，掌握常用 EDA 工具的使用方法 (Protel 99se MultisimQuartus2 ) ，掌握一种设计语言 (VHDL) 。 学时数： 72 学时（课堂教学 36 学时，上机实验 36 学时 ）.

aya
Download Presentation

《 电子设计自动化 》

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 《电子设计自动化》 EDA 主讲人：熊娟 黄淮学院电子科学与工程系

  2. 6 2 3 5 4 1 可编程器件开发系统 Protel 99se/DXP的使用 Multisim的使用 硬件描述语言 可编程逻辑器件 EDA技术基础 本学期主要内容 Company Logo

  3. 教学目的：认识EDA技术，掌握常用EDA工具的使用方法(Protel 99se\ Multisim\Quartus2)，掌握一种设计语言(VHDL)。 • 学时数：72学时（课堂教学36学时，上机实验36学时） Company Logo

  4. 《EDA技术入门与提高》，王行、熊寿葵、李衍主编，西安电子科技大学出版社 ； 《电子设计自动化技术及应用》，李方明主编，清华大学出版社 ； 《VHDL程序设计教程》，邢建平 曾繁泰主编，清华大学出版社 ； 《Protel 99SE电路设计技术入门与应用》，李东生主编，电子工业出版社 ； 《电路设计与制板——Protel DXP入门与提高》，老虎工作室主编，人民邮电出版社 ； 《Multisim 10电路设计及应用》，王冠华 主编，国防工业出版社 ； 《电子设计自动化》 张永生主编 中国电力出版社 推荐教材及参考书 Company Logo

  5. 4.1 4.3 4.4 4.5 4.6 4.7 PLD及其发展 PLD的分类 PLD的性能特点 4.2 第四章 可编程逻辑器件（PLD） PLD的基本结构 PLD的逻辑符号表示方法 基于PLD设计流程 高密度可编程逻辑器件HDPLD Company Logo

  6. 补充知识 黄淮学院 第四章 可编程逻辑器件（PLD） ☆ 数字电路系统分为组合电路和时序电路，均可由基本门构成。 ☆ 组合电路在逻辑上输出总是当前输入的函数； ☆ 时序电路的输出是当前系统状态与当前输入的函数，即其反馈信号和输入信号通过 逻辑关系再决定输出信号。它含有存储元件。 ☆ 任何组合逻辑函数都可化为“与-或”表达式，从而都可用“与”门和“或”门来实现。 时序电路都可由组合电路加上存储元件（锁存器、触发器、RAM）构成。 数字电路的基本组成 Company Logo

  7. 补充知识 黄淮学院 第四章 可编程逻辑器件（PLD） 传统数字系统：由固定功能标准集成电路构成，如74/54系列、4000系列等。设计无灵活性，芯片种类多，数目大。 现代数字系统：仅有三种标准积木块:微处理器、存储器和PLD构成。即CPU+RAM+PLD模式，PLD的设计是核心。 Company Logo

  8. 专用集成电路（简称ASIC） 补充知识 焊点多，可靠性下降； 系统规模增加，成本升高； 传统的逻辑系统:当规模增大时 功耗增加； 占用空间扩大。 系统放在一个芯片内 用户定制 集成电路 黄淮学院 第四章 可编程逻辑器件（PLD） Company Logo

  9. 补充知识 全定制（Full Custom Design IC） ASIC 半定制（Semi-Custom Design IC） 标准单元（Standard Cell Array 简称SCA） 半定制 门阵列（Gate Array简称GA ） 可编程逻辑器件（Programmable Logic Device） 黄淮学院 第四章 可编程逻辑器件（PLD） Company Logo

  10. 补充知识 传统数字系统设计方法 基于芯片的设计方法 可编程器件 固定功能元件 芯 片 设 计 电路板的设计 电路板的设计 电 子 系 统 电 子 系 统 黄淮学院 第四章 可编程逻辑器件（PLD） Company Logo

  11. 4.1 PLD及其发展 MAX7128S 黄淮学院 第四章 可编程逻辑器件（PLD） 1. PLD 定义 逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。 Text 可编程逻辑器件（PLD－－Programmable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。 Txt Text Company Logo PLD是实现电子设计自动化的硬件基础。

  12. CPLD学习板 第四章 可编程逻辑器件（PLD） Company Logo

  13. 管脚数目： • 208个 • 电源： • 3.3V（I/O） • 2.5V（内核） • 速度 • 250MHz • 内部资源 • 4992个逻辑单元 • 10万个逻辑门 • 49152 bit的RAM Company Logo

  14. 4.1 PLD及其发展 第四章 可编程逻辑器件（PLD） 2. PLD的优势 Text • ☆缩短研制周期，整个设计通常只需几天便完成，缩短了产品研制周期，有利于产品的快速上市。 • ☆降低设计成本，采用可编程逻辑器件为降低投资风险提供了合理的选择途径，它不需掩膜制作费用，在设计的初期或在小批量的试制阶段，其平均单片成本远低于门阵列。 • ☆提高设计灵活性，可编程逻辑器件是一种由用户编程实现芯片功能的器件，与由工厂编程的掩膜ASIC相比，具有更好的设计灵活性。 Txt Text Company Logo

  15. 4.1 PLD及其发展 第四章 可编程逻辑器件（PLD） 3. PLD的发展历程 20世纪70年代，最早的可编程逻辑器件PROM和PLA --Programable Logic Array； 20世纪70年代末，AMD公司推出PAL --Programable Array Logic (可编程阵列逻辑)； 20世纪80年代初，Lattice公司发明电可擦写的GAL --Generic Array Logic器件； 20世纪80年代中期，Xilinx公司提出现场可编程概念，同时生产出世界上第一片FPGA器件；Altera公司推出EPLD器件，较GAL有更高的集成度，可用紫外线或电擦除； Text Txt 20世纪80年代末，Lattice公司又提出在系统可编程技术，并推出一系列具有在系统可编程能力的CPLD器件，将可编程器件的性能和应用技术推向了一个全新的高度； 进入20世纪90年代后，可编程集成电路技术进入飞速发展时期。器件的可用逻辑门数超过百万门，并出现了内嵌复杂功能模块（如加法器、乘法器、RAM、CPU核、DSP核、DLL等）的SOPC（System On a Programmable Circuit）。 Text 近年来PLD从芯片密度、速度等方面发展迅速，已成为一个重要分支。 现今PLD的发展(03年统计,发展热点？) 密度：单片集成度已达1000万 以上系统门 速度：已达420MHz以上 线宽：已达90nm,属于甚深亚微米技术（VDSM-Very Deep Sub Micrometer) Company Logo

  16. 4.1 PLD及其发展 第四章 可编程逻辑器件（PLD） 4. PLD的发展趋势 • 向高密度、大规模的方向发展。 • 向系统内可重构的方向发展。(内嵌多种功能模块) • 向低电压、低功耗的方向发展。( 5V3.3V2.5V1.8V更低) • 向高速可预测延时器件的方向发展。 • 向混合可编程技术方向发展。(向数、模混合可编程方向发展) Text Txt Text Company Logo

  17. 4.2 PLD的基本结构 与门阵列 或门阵列 输入电路 输出电路 输入项 乘积项 输 入 信 号 输 出 函 数 和项 反馈输入信号 A 黄淮学院 第四章 可编程逻辑器件（PLD） A A 互补输出的输入缓冲电路, 用以产生输入变量的原变量和反变量，并提供足够的驱动能力。 输入电路在PLD 中的画法 Company Logo

  18. 输入电路 输出电路 与阵列 或阵列 输入项 乘积项 输 入 输 出 和项 反馈输入信号 W0 = A C A C B B A B C C B A W7 = ABC 第四章 可编程逻辑器件（PLD） 由一组多输入与门组成，用以产生输入变量的各乘积项。 与阵列 18 Company Logo

  19. 输入电路 输出电路 与阵列 或阵列 输入项 乘积项 输 入 输 出 和项 反馈输入信号 A B C 例 如 由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● 与阵列 Y3 Y2 Y1 第四章 可编程逻辑器件（PLD） 由一组多输入或门组成，用以产生和项，即将输入的某些乘积项相加。 或阵列 Company Logo

  20. 黄淮学院 第四章 可编程逻辑器件（PLD） 与门阵列 或门阵列 输入电路 输出电路 输入项 乘积项 输 入 信 号 输 出 函 数 和项 反馈输入信号 PLD主体 Company Logo

  21. 输入电路 输出电路 与阵列 或阵列 输入项 乘积项 输 入 输 出 和项 反馈输入信号 黄淮学院 第四章 可编程逻辑器件（PLD） 可直接 输出 也可反馈到输入 输出电路因器件的不同而有所不同，可由或阵列直接输出，构成组合；也可通过寄存器输出，构成时序方式输出。输出既可以是低电平有效，又可以是高电平有效。 总体可分为固定输出和可组态输出两大类。 Company Logo

  22. 4.3 PLD的逻辑符号表示方法 不连接 熔丝 第四章 可编程逻辑器件（PLD） PLD具有较大的与或阵列，逻辑图的画法与传统的画法有所不同。 Text Txt 编程连接 固定连接 Text Company Logo

  23. 4.3 PLD的逻辑符号表示方法 黄淮学院 第四章 可编程逻辑器件（PLD） 1. 输入缓冲器表示方法 Text 2. 与门的表示方法 Txt Text 3. 或门的表示方法 Company Logo

  24. 4.3 PLD的逻辑符号表示方法 黄淮学院 第四章 可编程逻辑器件（PLD） 4.可编程连接或不连接 Text 5.三种特殊表示方法 Txt Text Company Logo

  25. 黄淮学院 第四章 可编程逻辑器件（PLD） 5. 三种特殊表示方法 1.输入全编程，输出为0。 2.也可简单地对应的与门中画叉，因此E=D。 3.乘积项与任何输入信号都没有接通，相当与门输出为1。 Company Logo

  26. 补充知识 黄淮学院 第四章 可编程逻辑器件（PLD） 门电路符号中美对照图 Company Logo

  27. 多输入端或门画法 4.4 PLD的逻辑符号表示方法 多输入端与门画法 第四章 可编程逻辑器件（PLD） 举例 Text Txt Text Company Logo

  28.  第四章 可编程逻辑器件（PLD） 举例 编程连接点 （或） 固定连接点 （与）    实现函数的表达式： 最小项表达式 实现的函数为： Company Logo

  29. 4.4 PLD的分类 第四章 可编程逻辑器件（PLD） 1. PLD的种类 目前生产PLD的厂家有Xilinx、Altera、Actel、Atemel、AMD、AT&T、Cypress、Intel、Motorola、Quicklogic、TI(Texas Instrument)等。常见的PLD产品有：PROM、EPROM、EEPROM、PLA、FPLA、PAL、GAL、CPLD、EPLD、EEPLD、HDPLD、FPGA、pLSI、ispLSI、ispGAL和ispGDS等。 Text Txt Text Company Logo

  30. 4.4 PLD的分类 可编程逻辑器件PLD LDPLD （低密度 PLD） HDPLD （高密度PLD） PROM FPLA PAL GAL EPLD CPLD FPGA 第四章 可编程逻辑器件（PLD） 2. PLD的分类 从结构的复杂程度（即集成度）分类 Text Txt Text Company Logo

  31. 第四章 可编程逻辑器件（PLD） 2. PLD的分类 根据与或阵列是否可编程分为三类： （1）与固定、或编程：ROM和PROM （2）与或全编程：PLA （3）与编程、或固定：PAL、GAL和HDPLD Company Logo

  32. 4.5 PLD的性能特点 第四章 可编程逻辑器件（PLD） 采用PLD设计数字系统和中小规模相比具有如下特点： 1.系统体积减小：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片； 2.逻辑设计的灵活性增强：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制； 3.设计周期缩短：由于可编程特性，用PLD设计一个系统所需时间比传统方式大为缩短； 4.系统处理速度提高：实现任何逻辑功能比用中小规模器件所需的逻辑级数少。简化了系统设计，减少了级间延迟，提高了系统的处理速度； 5.系统成本降低：由于PLD集成度高，测试与装配的量大大减少，避免了改变逻辑带来的重新设计和修改，有效地降低了成本； 6.系统的可靠性提高：减少了芯片数量和印制板面积，减少相互间的连线，增加了平均寿命, 提高抗干扰能力，从而增加了系统的可靠性； 7.系统具有加密功能：某些PLD器件，如GAL或高密度可编程逻辑器件本身具有加密功能。 Text Txt Text Company Logo

  33. 4.6 基于PLD的设计流程 电 路方 设案 计 设 计 输 入 优 化 电 路 选 择 器 件 编 程 黄淮学院 第四章 可编程逻辑器件（PLD） 用可编程逻辑器件设计电路需要相应的开发软件平台和编程器，可编程逻辑器件开发软件和相应的编程器多种多样。 特别是一些较高级的软件平台，一个系统除了方案设计和输入电路外，其它功能都可用编程软件自动完成。 可编程逻辑器件设计电路过程如下图所示： 设计实现（生成下载所需的各种文件） 即“下载”和“配置”，即将编程数据放到具体的可编程器件中。 器时 件序 功检 能查 原理图 硬件描述语言 设计人员完成 Company Logo

  34. 4.7 高密度可编程逻辑器件HDPLD 第四章 可编程逻辑器件（PLD）  SPLD的阵列容量较小，不适合于实现规模较大的设计对象。  SPLD片内触发器资源不足。不能适用于规模较大的时序电路。  SPLD输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。  SPLD编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员 企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。 Text SPLD存在问题 Txt Text Company Logo

  35. 4.7 高密度可编程逻辑器件HDPLD 第四章 可编程逻辑器件（PLD） 1. CPLD(复杂可编程逻辑器件) CPLD是阵列型高密度可编程控制器，其基本结构形式和PAL、GAL相似，都由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模都比PAL和GAL大得多。  Text 基本包含三种结构： Txt 逻辑阵列块（LAB） 可编程I/O单元 可编程连线阵列（PIA） Text Company Logo

  36. 4.7 高密度可编程逻辑器件HDPLD 第四章 可编程逻辑器件（PLD） 1. CPLD(复杂可编程逻辑器件) ⑴ 逻辑阵列块（LAB） 一个LAB由十多个宏单元的阵列组成。 每个宏单元由三个功能块组成：逻辑阵列; 乘积项选择矩阵; 可编程寄存器. Text 它们可以被单独的配置为时序逻辑或组合逻辑工作方式。如果每个宏单元中的乘积项不够用时，还可以利用其结构中的共享和并联扩展乘积项。 Txt ⑵ 可编程I/O单元 I/O端常作为一个独立单元处理。通过对I/O端口编程，可以使每个引脚单独的配置为输入输出和双向工作、寄存器输入等各种不同的工作方式。 ⑶ 可编程连线阵列 在各LAB之间以及各LAB和I/O单元之间提供互连网络。这种互连机制有很大的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。 Text Company Logo

  37. 4.7 高密度可编程逻辑器件HDPLD 黄淮学院 第四章 可编程逻辑器件（PLD） 1. CPLD(复杂可编程逻辑器件) PIA LAB Text CPLD的结构 Txt Text Company Logo

  38. 4.7 高密度可编程逻辑器件HDPLD Macro cell 内部 的可 乘积项 乘积项 编程 PI I/O 单元 宏单元 连线 阵列 分配 区 逻辑块 黄淮学院 第四章 可编程逻辑器件（PLD） 1. CPLD(复杂可编程逻辑器件) CPLD的 逻辑块结构 Text Txt Text Company Logo

  39. 4.7 高密度可编程逻辑器件HDPLD 黄淮学院 第四章 可编程逻辑器件（PLD） 1. CPLD(复杂可编程逻辑器件) Text Txt Text Company Logo

  40. 4.7 高密度可编程逻辑器件HDPLD 黄淮学院 第四章 可编程逻辑器件（PLD） 2. FPGA(现场可编程门阵列) 是20世纪80年代中期出现的高密度PLD。 采用类似于掩模编程门阵列的通用结构，其内部由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。它具有密度高、编程速度快、设计灵活和可再配置等许多优点，因此FPGA自1985年由Xilinx公司首家推出后，便受到普遍欢迎，并得到迅速发展。 FPGA的功能由逻辑结构的配置数据决定。工作时，这些配置数据存放在片内的SRAM或熔丝图上。基于SRAM的FPGA器件，在工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM、E2PROM或计算机软、硬盘中。人们可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。 Text Txt PLD器件基于“与-或”阵列结构； FPGA器件基于门阵列结构； 特点： 不受“与-或”阵列结构限制和宏单元中触发器和I/O端数量限制； 依靠内部的门阵列逻辑单元以及它们的连接构成任何复杂的逻辑电路； 具有更高的密度和更大的灵活性； Text Company Logo

  41. 4.7 高密度可编程逻辑器件HDPLD 黄淮学院 第四章 可编程逻辑器件（PLD） 2. FPGA(现场可编程门阵列) FPGA的基本结构： 可编程逻辑模块CLB 输入／输出模块IOB 互连资源IR ⑴ 可编程逻辑模块CLB 结构形式： ① 查找表结构 ② 多路开关结构 ③ 多级与非门结构。 电路组成： 逻辑函数发生器 触发器 数据选择器 信号变换 Company Logo

  42. 4.7 高密度可编程逻辑器件HDPLD 黄淮学院 第四章 可编程逻辑器件（PLD） 2. FPGA(现场可编程门阵列) ⑵ 可编程输入／输出模块(IOB) IOB主要完成芯片内部逻辑与外部封装脚的接口，它通常排列在芯片的四周；提供了器件引脚和内部逻辑阵列的接口电路。每一个IOB控制一个引脚(除电源线和地线引脚外)，将它们可定义为输入、输出或者双向传输信号端。 ⑶ 可编程互连资源(IR) 包括各种长度的连线线段和一些可编程连接开关。 连线通路的数量与器件内部阵列的规模有关，阵列规模越大，连线数量越多。 互连线按相对长度分为单线、双线和长线三种。 Company Logo

  43. FPGA的基本结构 Company Logo

  44. FPGA 的结构示意图 Company Logo

  45. 黄淮学院 简化的CLB原理框图 本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统 Company Logo

  46. 黄淮学院 简化的IOB原理框图 可以设置为输入/输出； 输入时可设置为：同步（经触发器） 异步（不经触发器） Company Logo

  47. 互连资源 Company Logo

  48. 4.7 高密度可编程逻辑器件HDPLD 黄淮学院 第四章 可编程逻辑器件（PLD） 2. FPGA(现场可编程门阵列) 现场可编程门阵列FPGA的特点: ◆SRAM结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失；通电之后，要为FPGA重新配置逻辑，FPGA配置方式有七种，请自行参考有关文献。 ◆内部连线结构：HDPLD的信号汇总于编程内连矩阵，然后分配到各个宏单元，因此信号通路固定，系统速度可以预测。而FPGA的内连线是分布在CLB周围，而且编程的种类和编程点很多，使得布线相当灵活，因此在系统速度方面低于HDPLD的速度。 Company Logo

  49. 4.7 高密度可编程逻辑器件HDPLD 黄淮学院 第四章 可编程逻辑器件（PLD） 2. FPGA(现场可编程门阵列) 现场可编程门阵列FPGA的特点: ◆芯片逻辑利用率：由于FPGA的CLB规模小，可分为两个独立的电路，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利用。 ◆芯片功耗：高密度可编程逻辑器件HDPLD的功耗一般在0.5W～2.5W之间，而FPGA芯片功耗0.25mW～5mW，静态时几乎没有功耗，所以称FPGA为零功耗器件。 Company Logo

  50. 黄淮学院 习题 • 1. 存储器分为和； • 2. RAM是存储器分动态和静态； • 3. PROM是存储器，可用来存储程序、固定数据，程序及数据是以二进制码的形式事先存入PROM中，它们不会丢失; • 4. PROM除了存储数据外，还可以编程; • 5. 编程逻辑函数的器件还包括、、和等。 • 6. HDPLD分为和; • 7. CPLD实现组合逻辑函数是从 的原理出发而构成. • 8. CPLD的基本结构看成由、和等三部分组成。 • 9. FPGA的基本结构看成由、和等三部分组成。 Company Logo

More Related