профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович Алакоз

1. Учебный курсПринципы построения и функционирования ЭВМЛекция 7Элементы и узлы вычислительной техники профессор ГУ-ВШЭ, доктор технических наукГеннадий Михайлович Алакоз

2. Общая схема работы машины n Ad • Основное правило: делай то, что находится по этому адресу над тем, что находится по этому адресу. n ОЗУ Процессор D Р Ар n Р n D D Шина

3. T-триггер • Счетчики подсчитывают количество единиц, которые поступили на какой-то вход. Q & S Т C TT Q & R

4. Трехразрядный счетчик Q Q Q T TT TT TT Q Q Q & & Q0 Q1 Q2

5. Трехразрядный счетчик • Трехразрядный счетчик имеет 8 состояний. Считает от 0 до 7. • Закон адресации – линейный инкрементный. • При снятии сигнала с инверсного выхода порядок адресации меняется на декрементный. Q2 0 0 0 0 1 1 1 1 Q1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 +1 +1 +1 +1 +1 +1 +1 +1

6. Трехразрядный счетчик Q Q Q T • Инкремент, если U = 1. • Декремент, если U = 0. TT TT TT Q Q Q & & U MS MS MS

7. Логическая адресация • Рассмотренный линейный закон адресации предусматривает перемещение по памяти с шагом 1. • Для увеличения шага на 2 (или на 4) необходимо подавать входной сигнал на 2 (соответственно, 4) входы счетчика. • Вывод: Закон адресации можно модифицировать изменяя вход счетчика.

8. Демультиплексор 1 DMS Демультиплексор используется для коммутации входного сигнала на несколько выходов. α = ]log2k[ 2 k Uα

9. L – глубина памяти n- ширина выборки Физическая адресация • Любая память представляет собой линейную совокупность ячеек ОЗУ 0 1 2 L n

10. n = ]log2k[ Адрес всегда представляется в машине в виде целого без знака Порядок работы ОП ОЗУ 0 DC 1 2 L m 0 n RgAm RgD Am процессор

11. Общее правило • Любая команда как процессора, так и обращения к памяти, начинается и заканчивается в регистре. • Следствие: любое преобразование данных совмещено по времени и пространству с пересылкой данных. • Дешифратор(в данном случае DC) преобразует логический адрес Am в физический L, которое отличается единичным значением на физическом выходе DC, который соответствует адресу по правилу 2L.

12. Дешифратор а2 а2 а1 а1 а0 а0 “0” & “1” & “2” & “7” &

13. Порядок работы ОП • Процессор имеет доступ только к регистрам памяти (адресный регистр и регистр данных). n Ad n Процессор счетчик RgAm ОЗУ Ар Р D n Р n D D Шина

14. Коды команд и операций • В простейшем случае формат команды имеет вид: • A1 – адрес источника А2 – адрес источника. • В таком формате команды первый операнд вызывается по адресу А1, второй – по адресу А2, а третий – результат – засылается по адресу приемника А1. 32 бит A1 A2 КОП 8 бит 12 бит 12 бит

15. Коды команд и операций • DCСop – дешифратор кода операций. Коммутирует входной сигнал на соответствующий выход. 32 бит A1 A2 КОП 8 бит 12 бит 12 бит DCCop

16. Операционное устройство 32 бит • Алгебраические действия выполняются в дополнительном коде (DK). Результат также хранится в ОЗУ в дополнительном коде (DK). DK RgX + 32 бит RgAkk 128 бит Хдоп = Хпрям, если s = «0»; Хдоп = Xпрям + 1, если знак «-».

17. (X1n) – (X2n) Чтобы сумматор превратился в «вычитатель», необходимо взять сигнал с выхода Qи в младший разряд добавить е-, равное 1. Х24 Х21 Х22 Х23 Сумматор Х12 Х12 Х12 Х11 е- S2 + + + +

18. Общая схема • U0 = 1, если ADD • U0 = 0, если SUB U0 Q e n n RgX MS MS + + + + + 1 Q 2n 2n RgAkk

19. Итог С помощью переключательной функции и вентилей можно покрыть все функции, которые выполняет машина.