architettura dei sistemi elettronici n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
ARCHITETTURA DEI SISTEMI ELETTRONICI PowerPoint Presentation
Download Presentation
ARCHITETTURA DEI SISTEMI ELETTRONICI

Loading in 2 Seconds...

play fullscreen
1 / 29

ARCHITETTURA DEI SISTEMI ELETTRONICI - PowerPoint PPT Presentation


  • 191 Views
  • Uploaded on

ARCHITETTURA DEI SISTEMI ELETTRONICI. LEZIONE N° 26 Architetture della parte di controllo Architetture di un processore Bus Architettura Von Neuman Architettura Harvard Architettura di un CALCOLATORE Architettura di un MICROCONTROLLORE ATmega. Richiami.

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about 'ARCHITETTURA DEI SISTEMI ELETTRONICI' - arwen


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
architettura dei sistemi elettronici
ARCHITETTURA DEI SISTEMI ELETTRONICI

LEZIONE N° 26

  • Architetture della parte di controllo
  • Architetture di un processore
  • Bus
  • Architettura Von Neuman
  • Architettura Harvard
  • Architettura di un CALCOLATORE
  • Architettura di un MICROCONTROLLORE
  • ATmega

A.S.E.

richiami
Richiami
  • Reti sequenziali sincronizzate complesse
  • ALU
  • Parte di controllo
    • Microaddress-based
    • Microinstruction-based

A.S.E.

architettura tot

A L U

Architettura Tot.

R

O

M

S R

B

Shift A

Shift B

MUX A

MUX A

MUX B

R0

R1

R31

Reg. A

Reg. B

Reg. U

C

Parte di controllo

Parte operativa

A.S.E.

osservazioni
Osservazioni
  • L’architettura della parte di controllo Microinstruction-based evita di avere due reti combinatorie in cascata
  • La parte operativa è general purpose
  • La parte di controllo ha una architettura generale, ma è progettata per la particolare applicazione
  • L’elemento che personalizza l’applicazione è la ROM

A.S.E.

architettura modificata

A L U

Architettura modificata

R

O

M

S R

B

Shift A

Shift B

MUX A

MUX A

MUX B

R0

R1

R31

Reg. A

Reg. B

Reg. U

C

Parte di controllo

Parte operativa

A.S.E.

osservazioni 1
Osservazioni 1
    • La nuova architettura consente di personalizzare il sistema per varie applicazioni
  • Inconvenienti
    • La memoria di personalizzazione, la ROM, presenta una lunghezza di parola eccessiva
      • Microcodice (> di 100 bit)
      • Microindirizzi T (> di 10 bit)
      • Microindirizzi F (> di 10 bit)
      • Condizionamento eff (8 bit)

A.S.E.

osservazione 2
Osservazione 2
  • Tecniche di realizzazione di una rete logica
    • Logica cablata
      • Viene progettata una particolare architettura (ottimizzata) per la risoluzione dello specifico problema
      • Si usano blocchi base standard, le interconnessioni (cablaggio) realizzano la particolare architettura
    • Logica a controllo di programma
      • Viene progettata una architettura che è in grado di svolgere varie funzioni
      • La personalizzazione è ottenuta mediante la particolare sequenza di operazioni svolte dalla macchina
      • Programma

A.S.E.

osservazione 3
Osservazione 3
  • Si mappano nella ROM di microprogramma tutte le funzioni possibili della parte operativa
  • Si codificano in modo compatto le varie funzioni in una ROM di mappatura
  • Il programma di personalizzazione dell’applicazione, scritto in un linguaggi opportuno (ASSEMBLER), risiede in una memoria esterna
  • Sono necessari alcuni altri registri e una opportuna rete di controllo (SEQUENZIALIZZATORE)

A.S.E.

architettura a controllo di programma

A L U

Architettura a controllo di programma

D In

M

i

c

r

o

C

o

d

R

O

M

M

i

c

r

o

C

o

d

R

e

g

Parte operativa

P

R

O

G

R

A

M

R

O

M

I

n

s

t

R

e

g

M

a

p

ROM

I

SHIFT

SHIFT

MUX A

MUX B

R0

R1

R31

REG. A

REG. A

P

r

o

g

C

o

u

n

Sequenzer

(control

logic)

A

C

R

e

g

REG. U

Parte di controllo

D Out

A.S.E.

osservazioni1
Osservazioni
  • Sequenzializzatore
    • Gestisce sia il microprogramma, sia il programma
  • Program Counter
    • Contiene l’indirizzo successivo della locazione di memoria di programma
  • Status Register
    • Contiene informazioni sulle funzioni eseguite dalla parte operativa
  • Inconveniente
    • Elevato numero di terminali (PED)

A.S.E.

slide11
BUS
  • Utilizzando porte TRE STATE bidirezionali si può utilizzare lo stesso Filo per collegare, in istanti diversi, vari componenti
  • BUS Percorso informatico condiviso fra più unità

A.S.E.

architettura von neumann
Architettura von Neumann

B

U

S

Dati

Unità

Aritmetica

Memoria

Stato

Istruzioni

Unità

di Controllo

Indirizzi

Istruzioni

A.S.E.

descrizione
Descrizione
  • Unita Aritmetica:
      • ALU
        • Blocco che “esegue” le operazioni richieste
  • Unita di Controllo:
      • MSF (+ eventuali registri)
  • Memoria
      • Unica per Dati e Programma (RAM)

A.S.E.

osservazioni2
Osservazioni
  • Macchina di ridotta complessità

=========================================

  • Criterio di valutazione di una architettura
      • Individuazione dei blocchi “congestionati”

=========================================

  • Limiti
    • Unica memoria
    • Unico BUS (Collo di Bottiglia)

A.S.E.

architettura harvard
Architettura Harvard

Unità

Aritmetica

Memoria

Dati

Dati

Indirizzi

Stato

Istruzioni

Istruzioni

Unità

di Controllo

Memoria

Istruzioni

Indirizzi

A.S.E.

descrizione1
Descrizione
  • Memoria Dati
          • Accesso diretto alla ALU
          • Realizzazione: RAM
  • Memoria Istruzioni
          • Il contenuto rimane invariato
          • Realizzazione con memoria non volatile: ROM

A.S.E.

osservazioni3
Osservazioni
  • Non presenta particolari “Colli di bottiglia”
  • Può essere migliorata per aumentarne la conccorrenzialità
  • Architettura alla quale si ispirano gli attuali microprocessori e DSP

A.S.E.

architettura di un microprocessore
Architettura di un Microprocessore

Data Bus

MUX 1

MUX 2

ROM

di Mappatura

Sequenzializzatore

Microprogramma

A L U

Memoria ROM

Microprogramma

DEMUX

Address

Control

A.S.E.

descrizione 1
Descrizione (1)
  • ROM di Mappatura
    • Converte il codice macchina in codice interno
  • Sequenzializzatore
    • Rete di controllo effettiva
  • Memoria di Microprogramma
    • Converte il codice interno nei codici di controllo dei vari blocchi

A.S.E.

descrizione 2
Descrizione (2)
  • ALU
    • Unità Logica Aritmetica
  • MUX 1 e MUX 2
    • Multiplex di scelta su gli ingressi della ALU
  • DEMUX
    • Gestisce l’indirizzamento del risultato

A.S.E.

osservazioni4
Osservazioni
  • Funzionamento totalmente in sequenza
      • Interpretazione Esecuzione
  • Assenza di registri interni
      • Contatore di programma, Registro di stato
      • Accumulatori
  • Generazione degli indirizzi mediante ALU
  • Collo di bottiglia DATA BUS

A.S.E.

pipe line
PIPE-LINE
  • Alcune operazioni possono essere fatte in parallelo
    • Necessità di disporre di REGISTRI intermedi
  • Mentre la ALU esegue le operazioni richieste, il Sistema di controllo può decodificare l’istruzione successiva
  • Aggiungere una ALU per il calcolo degli indirizzi

A.S.E.

architettura di un microprocessore 2
Architettura di un Microprocessore (2)

Data Bus

Istruc. Reg.

MUX + Register

R

E

G

ROM 1

A L U

Sequenzializzatore

DEMUX +Reg.

Microprog. ROM

MUX + Register

Mcropog. Reg.

A L U

DEMUX +Reg.

Address

Control

A.S.E.

osservazioni5
Osservazioni
  • Possibilità di sovrapposizione fra fase di interpretazione ed esecuzione dell’istruzione
  • Possibilità di memorizzazione di risultati intermedi
  • Salvataggio dei registri di controllo
    • Possibili ulteriori modifiche in funzione delle esigenze

A.S.E.

architettura di un calcolatore
Architettura di un calcolatore

DATA BUS

ADDRESS BUS

CONTROL BUS

I / O

DATA

(RAM)

PROG

(ROM)

CPU

A.S.E.

tipi di architetture in funzione delle istruzioni
Tipi di architetture in funzione delle istruzioni
  • RISC => Reduced Instructions Set Computer
    • ridotto numero di istruzioni
    • si effettuano in un numero ridotto di cicli
  • CISC => Complex Instructions Set Computer
    • Istruzioni di elevata capacità
    • si effettuano in un numero grande di cicli

A.S.E.

microcontrollori
Microcontrollori
  • Un intero computer su singolo Chip
  • Elementi presenti
    • CPU
    • RAM dati
    • PROM di programma (Flash)
    • PROM dati (E2PROM)
    • Terminali di I/O indipendenmti
    • Temporizzatori
    • PWM
    • Watchdog Timer ……..

A.S.E.

esempio
Esempio
  • ATMEL
  • ATmega8515 ATmega16

A.S.E.

conclusioni
Conclusioni
  • Architetture della parte di controllo
  • Architetture di un processore
  • Bus
  • Architettura Von Neuman
  • Architettura Harvard
  • Architettura di un CALCOLATORE
  • Microcontrollore

A.S.E.