第十四章 触发器 第一节 基本触发器 14.1.1 基本触发器的逻辑结构和工作原理 14.1.2 基本触发器功能的描述 第二节 同步触发器

1. 第十四章 触发器 第一节 基本触发器 14.1.1 基本触发器的逻辑结构和工作原理 14.1.2 基本触发器功能的描述 第二节 同步触发器 14.2.1 同步RS触发器 14.2.2 同步D触发器 14.2.3 同步触发器的触发方式和空翻问题 第三节 主从触发器 14.3.1 主从触发器(Master-Slave Flip-Flop)基本原理 14.3.2 主从JK触发器及其一次翻转现象 第四节 边沿触发器 14.4.1 维持阻塞D触发器 14.4.2 边沿JK触发器 第五节 触发器的类型及转换 14.5.1 T触发器和T’触发器 14.5.2 触发器类型转换方法 第六节 集成触发器的脉冲工作特性和动态参数 14.6.1 维持阻塞D触发器的脉冲工作特性和动态参数

2. 电平触发 触发 边沿触发 研究对象：数字电路中的重要部件—触发器。触发器是数字电路中的一种记忆部件。 关注焦点：各种触发器的特点、状态方程、激励表、状态转移图以及时序图等 两个互补的输出端Q和 特点 有两个稳定状态。 R-S触发器 J-K触发器 种类 可以从一个稳定状态转移到另一个稳定状态。 D触发器 T触发器

3. 本章将介绍： 基本RS触发器—R为复位端、S为置位端 同步RS触发器—避免触发器的输出随输入随时改变 D触发器—为了避免RS触发器出现的R=1，S=1的不定状态，在D触发器中不可能出现R=1，S=1的状况 主从触发器—为了避免触发器随输入的改变出现的空翻现象。在CP=1期间接收触发，CP由1变0时（CP下降沿）将状态由主触发器送到从触发器。在CP=0期间，输入的改变不会引起触发器空翻。这就是主从RS触发器的工作原理。

4. R S Q Q SA Q SQ QRQ RB R Q RQ Q S Q S & ≥1 & ≥1 第一节 基本触发器 1. 基本触发器的逻辑结构和工作原理 由图可得逻辑表达式

5. 状态转移真值表 简化状态转移真值表 现态 输入信号 次态 功能 RS Qn+1 Qn RS Qn+1 0 1 0 1 0 1 0 置0 0 1 0 1 0 1 0 1 1 0 1 0 1 置1 1 1 Qn 0 1 1 1 1 1 Qn 保持 0 0 不定 0 1 0 0 0 0 不确定 不正常 (不允许) R S Qn 00 01 11 10 0 x 0 0 1 1 x 0 1 1 2. 基本触发器的功能描述 ①状态转移真值表描述 ②特征方程（状态方程）描述

6. R=1 S=0 基本触发器激励表 状态转移 激励输入 0 1 R=x S=1 R=1 S=x QnQn+1 RS 0 0 0 1 1 0 1 1 x 1 1 0 0 1 1 x R=0 S=1 ③状态转移图和激励表描述 第二节 同步触发器 1. 同步RS触发器 由于基本RS触发器的输出状态直接受输入信号控制。实际应用中，常常需要触发器的输入仅作为触发器发生状态变化的转移条件，不希望触发器输出状态随输入信号的变化而立即发生相应变化，而是要求在时钟信号作用下，触发器的状态才根据当时的输入激励条件发生状态转移。

7. SCSDA Q CP (钟控端) Q RERDB & & & & 0 1 R=0 S=1 激励表 R=x S=0 QnQn+1 RS R=0 S=x 0 0 0 1 1 0 1 1 x 0 0 1 1 0 0 1 R=1 S=0 CP R S Q不定 ①同步RS触发器 门A、B组成基本触发器，门C、E是触发器引导电路。基本触发器的输入为 当CP=1时，基本触发器的状态方程为

8. 0 1 CP DQ Q 1S C1 1R 1 1S C1 1R SQ CP R Q D=1 激励表 QnQn+1 D=1 D 0 0 0 1 1 0 1 1 0 1 0 1 D=0 D=0 CP D Q ②同步D触发器 为了避免同步RS触发器的输入信号同时为1，在R和S之间接一个“非门”，信号只从S端输入，并将S端称为D端，称为D触发器，也称为D锁存器。 ③同步触发方式和空翻问题 在CP=1期间，触发器的输出会随输入的改变而改变，这称为触发器的空翻。 导致空翻的原因是电平触发，克服空翻采用其它触发方式—主从方式。

9. 主触发器 从触发器 RGRDEQ主CA Q CP (钟控端) Q SHSDFQ主DB & & & & S Q CP R Q 1S C1 1R & & & & 1 CP R S Q主 Q 第三节 主从触发器 1. 主从触发器基本原理—主从RS触发器 主从触发器克服基本触发器输出随输入改变而改变的情况。 CP=1期间有效 CP下降沿到来有效

10. 0 1 GEQ主CA K Q CP (钟控端) JQ HFQ主DB J=1 K=x & & & & CP 1 2 3 J K Q主 Q J=0 K=x J=x K=0 & & & & 1 状态转移真值表 激励表 J=x K=1 JK Qn+1 QnQn+1 J K 0 0 0 1 1 0 1 1 0 x 1 x x 1 x 0 0 0 0 1 1 0 1 1 Qn 0 1 Qn 2. 主从JK触发器及其一次翻转现象 主从RS触发器在CP=1时，当输入出现R=S=1时，主触发器会出现输出状态不稳定的情况。为了使触发器的逻辑功能更加完善，利用CP=1期间，从触发器的两个输出状态不变且互补，将其反馈到输入端，并将S改为J，R改为K，这就是主从JK触发器。 主从JK触发器在CP=1期间，J、K信号发生变化，主从JK触发器有可能产生一次性翻转现象（不论输入信号J、K变化多少次）。因为反馈信号总是将一个门（G或H）封锁，被封锁的门的输入信号变化是不受影响，受影响的仅只有没被封锁的门。

11. RD Q2Q DQ4 F C A CP GEB Q1Q3Q SD & & & & & & 第四节 边沿触发器 为了避免一次的空翻，采用了边沿触发器。如维持阻塞D触发器等。 1. 维持阻塞D触发器 当CP=0时，门C、E被封锁，Q3=Q4=1，触发器状态保持不变。在此期间，由于Q4至F、Q3至G的反馈信号将门F、G打开，可以输入数据D。 当CP由0跳变到1时，门C、E被打开Q3、Q4状态由门F、G决定，即

12. SD JQ CP KQ RD 图13-17边沿JK触发器逻辑符号图 JSD CP KRD CP t SD t RD t J t K t Q t 图13-18 边沿触发器的波形图 将Q3、Q4代入由门A、B组成的基本RS触发器，得 在CP=1期间，输入信号被封锁。这是因为D=0时，触发器翻转后Q4=0封锁门F；D=1时，触发器翻转后，Q3=0封锁门C、G。 • 边沿JK触发器 • 逻辑符号如下左图，波形图如下右图

13. Q Q TCP T=1 T=0 T=0 T=1 JK 0 1 第五节 触发器类型转换 1. T触发器和T’触发器（由JK触发器转换） 在使用触发器时，经常需要触发器或翻转，或维持不变的情况，这时只要将JK触发器的J、K端短接，取名为T，当T=1时，有时钟脉冲时触发器翻转，当T=0时，有时钟脉冲触发器状态维持不变，这就是T触发器；在仅需要翻转而不需要维持时，令T=1就只有翻转功能，这就是T’触发器。

14. 待求触发器 & Q K JQ CP R S 输 Q 入 Q CP 转换 逻辑 已有触发器 & 2. 触发器类型转换 ①公式法：通过比较触发器的状态转移方程求转换逻辑。 ②图形法：利用触发器的状态转移表、激励表和卡诺图求转换逻辑。 例：将钟控RS触发器转换成JK触发器。 ①公式法：RS触发器状态转移方程为 JK触发器状态转移方程为

15. JK Qn 00 01 11 10 0 x x 0 0 1 0 1 1 0 R=KQn JK Qn 00 01 11 10 0 0 0 1 1 1 x 0 0 x S=JQn ②图形法：根据JK触发器的状态转移真值表和钟控RS触发器的激励表列出RS→JK的使用表。 RS触发器状态方程： D触发器状态方程： JK触发器状态方程： T触发器状态方程： T’触发器状态方程：T==1

16. tCPL CPtCPH J K tCPLH Q QtCPHL 第六节 集成触发器的脉冲工作特性和动态参数 1. 集成主从JK触发器的脉冲工作特性和动态参数 为了保证触发器的可靠运行，对时钟脉冲要求就是触发器的工作特性和动态参数。为了保证主触发器电平平稳，CP=1必须持续时间tCPH，若设一级与非门平均延迟时间为tpd，则一级或非门的延迟时间约为1.4 tpd，所以tCPH>2.8 tpd。 CP=0时，为了触发器输出稳定，也要持续一定时间tCPL。对于集成JK触发器中的T1和T2的延迟时间为0.5tpd，则tCPL>2.5tpd。 2. 维持阻塞D触发器的脉冲工作特性和动态参数