1 / 20

ディジタル回路　第 6 回 特殊な入出力 テキスト第 4 章

ディジタル回路　第 6 回 特殊な入出力 テキスト第 4 章. 情報工学科 天野英晴. バス（ Bus) を作りたい. C. B. A. 共通の線路で A ， B, C がデータを送受信 配線本数の節約、データ線路の共通化 もちろん時分割で使う：一度にデータを送れるのは一人 利用者を決める→バスアービトレショーンが必要. Z. A. しかしデバイスは対応しない. ディジタルデバイスは 1 出力多入力. ON. Z. A. ON. 出力がぶつかると素子を破壊. オープンドレイン（オープンコレクタ）.

amos-baker
Download Presentation

ディジタル回路　第 6 回 特殊な入出力 テキスト第 4 章

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. ディジタル回路　第6回特殊な入出力テキスト第4章ディジタル回路　第6回特殊な入出力テキスト第4章 情報工学科 天野英晴

  2. バス（Bus)を作りたい C B A 共通の線路でA，B, Cがデータを送受信 配線本数の節約、データ線路の共通化 もちろん時分割で使う：一度にデータを送れるのは一人 利用者を決める→バスアービトレショーンが必要

  3. Z A しかしデバイスは対応しない • ディジタルデバイスは1出力多入力 ON Z A ON 出力がぶつかると素子を破壊

  4. オープンドレイン（オープンコレクタ） • pMOSをとっぱらってしまってドレインを開けっ放しにする • 負荷抵抗を付ける→しかし、バスはどっちみちターミナル抵抗が必要 C B A

  5. C C C B B B A A A H OFF 全員Lの時は H OFF OFF L L L L AがHの時はL ON H CがHの時もL →他の人がLを 入力すれば誰か 一人のデータを バス上に載せる ことができる L ON H

  6. C C B B A A H OFF 全員Lの時は H OFF OFF L L L L 二人がHでもL ON ON H H H H バスからの信号を NOT（インバータ） で受信すると考えると、ORゲートと同じになる →　ワイヤードOR（ANDタイ）と呼ぶ

  7. その他の事項 • 抵抗はどうやって決める？ • 小さすぎるとON時に電流が大きくなる • 消費電力が大 • 小さすぎるとON→OFF（L→H）が遅い • もともと抵抗負荷はpMOSを使わないため不利 • 動作速度が遅い • 実際上はバスの線路インピーダンスに合わせる • 反射が少ない 記号

  8. in out EI 3ステートゲート EI in out

  9. in in out out EI EI H H/L L/H H/L L/H L L EI=Lならばinのレベルはそのままoutに表れる L OFF H/L H Hi-Z(ハイインピーダンス 状態） OFF L H H EI=Hならば両方のFETは常にOFF →電気的に浮いた上体 →ハイインピーダンス状態 H、L、Hi-Zを持つことから3ステート出力と呼ばれる

  10. ３ステートゲートのバス 電気的に 切れている X X L H H A B C 電気的に 切れている X X H H L A B C EIをLにした入力がバスにデータを送ることができる 同時に二つのゲートのEIをLにするとデータが衝突して過電流が流れる

  11. EI in out EI EIがアクティブ ＝ゲートが動作 そうでないとき ハイインピーダンス （Hi-Z) L L L L H H in out H X Hi-Z EI in out EI H L H H H L in out L X Hi-Z EI in out EI H L L H H H in out メモリ、FPGA など様々な モジュールの 出力が 3ステートゲート になっている L X Hi-Z EI in out EI L L H L H L in out H X Hi-Z

  12. 衝突の可能性 EI_A EI_B A B EI_A NOTゲートの遅延 時間が大きい あるいは 配線遅延が大きい EI_B この時間だけ両方が Lになり衝突の可能性が！ 通常、3ステートのOFF→ON時間＞ゲート遅延 なので大丈夫

  13. オープンドレイン vs. 3ステート • オープンドレインの良い所 • 出力がぶつかってもワイヤードORになるだけ • 負荷抵抗はターミナル抵抗と兼用にできる • 3ステートゲートの良い所 • pMOSを使うのでL→Hが高速 • nMOSがONでもpMOSがOFFなので低消費電力 • 負荷抵抗が不要 →　バックプレーンバスにはオープンドレイン、他は3ステートゲートが使われる

  14. 演習１ B Y A B 上の回路の真理値表を描け また、この回路をMIL記号で表せ

  15. ディジタル回路の整形能力 スレッショルド レベル 入力 出力 鈍った波形を方形波にするのはディジタル回路の役目の一つ

  16. しかし、実は極端に緩い入力に弱い ノイズ スレッショルド レベル 入力 出力 波形が緩いとスレッショルドレベル 付近のノイズに反応してしまう →入力は一定の鋭さが必要（前々回） 波形が緩いのはいつ？→バスやケーブルで容量の大きい通信路を 使ったとき→こういう通信路はノイズも載りやすい→困った！！

  17. シュミットトリガ入力 Vout L→HではVT+ H→LではVT- がスレッショルド レベルとなる →ヒステリシス（履歴） 特性（前々回参照） ノイズマージンは VT+min-VOL VOH-VT-max に広がる Vin VT- VT+

  18. ヒステリシス特性による整形効果 ノイズ VT＋ VT- 入力 出力 VT+をよぎるまでHにならない。一度HになったらVT-をよぎらなければ 大丈夫

  19. ドライバ・レシーバ • 3ステートゲートとシュミットトリガ入力の組み合わせ • p.98に例を示す • 74245は方向がDIR入力で切り替わる • バスやケーブルに対するディジタル信号の送受信に使う

  20. 演習２ • テキスト p.96の7414をp.81の7400に接続した。ノイズマージンの最悪値を計算せよ

More Related