k registers counters n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
K αταχωρητες και Μετρητες ( Registers και Counters) PowerPoint Presentation
Download Presentation
K αταχωρητες και Μετρητες ( Registers και Counters)

Loading in 2 Seconds...

play fullscreen
1 / 61

K αταχωρητες και Μετρητες ( Registers και Counters) - PowerPoint PPT Presentation


  • 108 Views
  • Uploaded on

K αταχωρητες και Μετρητες ( Registers και Counters). S0 F0 S1 F1 S2 F2…. K αταχωρητες. Καταχωρητες/Μετρητες. Περιεχουν n FFs μεγιστος αριθμος καταστασεων; … επομενη κατασταση οριζεται απο σημα(τα) εισοδου παρουσα κατασταση συνδυασμος τυπικα περιλαμβανουν CLEAR/RESET, CLOCK

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

K αταχωρητες και Μετρητες ( Registers και Counters)


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
    Presentation Transcript
    1. Kαταχωρητες και Μετρητες(Registers και Counters) S0 F0 S1 F1 S2 F2…. Kαταχωρητες

    2. Καταχωρητες/Μετρητες • Περιεχουν n FFs • μεγιστος αριθμος καταστασεων; … • επομενη κατασταση οριζεται απο • σημα(τα) εισοδου • παρουσα κατασταση • συνδυασμος • τυπικα περιλαμβανουν CLEAR/RESET, CLOCK • Mετρητες παραγουν μια προκαθορισμενη σειρα καταστασεων • Εννοια ιεραρχιας (χρηση blocks)

    3. 4-bit Καταχωρητης (4ins/4outs) CLR’ Q3:0(t+1) 0 0 1 D3:0

    4. 4-bit Καταχωρητης (4ins/4outs)

    5. 4-bit Καταχωρητης (4ins/4outs)

    6. Διατήρηση Προηγούμενης Κατάστασης CLR’ LD Q3:0(t+1) 0 X 0 1 0 Q3:0(t) 1 1 D3:0

    7. 4-bit Καταχωρητης (4ins/4outs) C CLK LOAD LΟΑD C 0 1 1 CLK

    8. Clock Gating για διατηρησης προηγουμενη κατασταση

    9. Clock Gating για διατηρησης προηγουμενη κατασταση CLOCK GATING -κακο στυλ σχεδιασμου -clock skew

    10. 4-bit Καταχωρητης με Διατηρηση Καταστασής (χωρίς cg)

    11. 4-bit Καταχωρητης με Διατηρηση Καταστασης (χωρις cg) ???? Α LΟΑD Α 0 1

    12. 4-bit Καταχωρητης με Διατηρηση Καταστασης (χωρις cg) ???? Α LΟΑD Α 0 Q0(t) 1 D0

    13. 4-bit Καταχωρητης με παραλληλη ενημερωση (οχι cg) Α LΟΑD Α 0 Q0(t) 1 D0

    14. 4-bit Καταχωρητης με παραλληλη ενημερωση (οχι cg)

    15. Παραληλλοί Καταχωρητές Α3:0 Q3:0 Load Clk 4-bit Clk Load A3:0 Q3:0 F 4 4 A A B C D D 2

    16. Παραληλλοί Καταχωρητές Α3:0 Q3:0 Load Clk 4-bit Clk Load A3:0 Q3:0 F 4 4 A A B C D D 2 3 3 3 4 4 A A A A A

    17. Διατήρηση Κατάστασης • Clock Gating • Πολυπλέκτη στην εισοδο καθε F/F

    18. Kαταχωρητες Oλισθησης(Shift Registers) Sin Sout Clk 4-bit Aρχική Κατάσταση 1011 Sin = 0 Τ1 0101 Τ2 0010 Τ3 0001

    19. Kαταχωρητες Oλισθησης(Shift Registers) Sin Sout Clk 4-bit Aρχική Κατάσταση 1011 Sin = 0 Τ1 0101 Τ2 0010 Τ3 0001

    20. Kαταχωρητες Oλισθησης(Shift Registers) Sin Sout Clk 4-bit Aρχική Κατάσταση 1011 Sin = 0 Τ1 0101 Τ2 0010 Τ3 0001

    21. Kαταχωρητες Oλισθησης(Shift Registers) Sin Sout Clk 4-bit Aρχική Κατάσταση 1011 Sin = 0 Τ1 0101 Τ2 0010 Τ3 0001

    22. Kαταχωρητες Oλισθησης(Shift Registers) • Kαταχωρητες που μετακινουν περιεχομενα αριστερα και/ή δεξια • Εξοδος ενος FF εισοδος σε αλλο FF

    23. Σειριακη Μεταφορα Δεδομενων

    24. Σειριακη Μεταφορα Δεδομενων

    25. Σειριακη Μεταφορα Δεδομενων

    26. Σειριακη Μεταφορα Δεδομενων

    27. Σειριακη Μεταφορα Δεδομενων

    28. Σειριακη vs Παραλληλη Επεξεργασια • Παράλληλη: πιο αποδοτικη(γρήγορη) • Σειριακή: πιο λιγα συρματα/λογικη (φτηνή)

    29. Παραδειγμα Προσθεση ΑριθμωνΔιαβαστε βιβλιο • Παραλληλη Λυση • Σειριακη Λυση • Συγκριση

    30. Σειριακη Προσθεση Αριθμων (με clock gating)

    31. Σειριακος Αλγοριθμος X+Y • Shift-in X στο Β • Clear καταχωρητη Α και Carry FF • Προσθεσε Β στο 0/Shiftin Y στο Β • μετακινα Χ στο Α • Β περιεχει το Υ • Προσθεση Α+Β • Ποσους κυκλους/βηματα; • Διαγραμμα καταστασεων/Υλοποιηση

    32. Shift Register με παραλληλη ενημερωση Α3:0Q3:0 Sin Shift Load Clk 4-bit

    33. Shift Register με παραλληλη ενημερωση

    34. Shift Register με παραλληλη ενημερωση

    35. Shift Register με παραλληλη ενημερωση

    36. Shift Register με παραλληλη ενημερωση

    37. Oλισθητης Δυο Κατευθυνσεων(Bidirectional Shifter) Α3:0Q3:0 S1:0 LeftSin RightSin Clk 4-bit

    38. Oλισθητης Δυο Κατευθυνσεων(Bidirectional Shifter) Qi-1 Qi ????? Di Qi+1

    39. Oλισθητης Δυο Κατευθυνσεων(Bidirectional Shifter)

    40. Shifting... • Aριστερά • μετακίνα 1001 3 θέσεις αριστερά • Δεξιά • μετακινα 1001 2 θέσεις δεξιά • Στην C int x = 9, y; y = x << 3; y = x >> 2;

    41. Mετρητες (Counters) • Παιρνουν απο προκαθορισμενες καταστασεις οταν υπαρχει παλμος στην εισοδο • οχι απαραιτητα στην σειρα και ολες τιμες 0,1..2n-1 • Δεν εχουν σηματα εισοδου εκτος απο ρολοι • Ασυχρονοι • παλμοι εισοδου οχι μονο απο ρολοι (εξοδοι FF) • Mετρητες Ριπης (ripple counters) • Συγχρονοι • παλμοι εισοδου απο ρολοι • Δυαδικοι μετρητες

    42. Μετρητές Ριπής Clk Q0 Q1 Q2 Q3

    43. Μετρητες Ριπης (ripple counters) • Αρχικη Κατασταση 0000 • Εξοδος FFi εισοδος ρολογιου στο FFi+1 • Oλα JK εισόδοι στο 1 • Αρνητικη ακμη προκαλει αλλαγη • Ριπη(rippling) οταν εχουμε 111s • oχι ολες οι αλλαγες ταυτοχρονα • κρισιμο μονοπατι;;;;;; • συναρτηση αριθμου FF • ποσο γρηγορο το ρολοι;;;;

    44. Συχρονοι Μετρητες • Μεθοδολογια Σχεδιασμου Συχρονων Ακολουθιακων Κυκλωματων • για μικρους μετρητες (πρώτες αρχές) • ιεραρχια/κατανοηση για μεγαλους

    45. Πινακας Καταστασεων και Εξισωσεις Εισοδου με JK FFs

    46. Πινακας Καταστασεων και Εξισωσεις Εισοδου με JK FFs

    47. Eξισωσεις • J0= 1 K0= 1 • J1= Q0 K1= Q0 • J2= Q0 Q1 K2= Q0 Q1 • J3= Q2Q0 Q1 K3= Q2Q0 Q1 • Kατανοηση: ενα FF αλλαζει οταν ολα τα προηγουμενα bits ειναι 1 • Ji= Ki=

    48. Συχρονος μετρητηςμε enable

    49. Συχρονος μετρητης με D FFs • Di=Qi(Q0Q1..Qi-1EN) Serial Gating Parallel Gating