1 / 41

第 ３ 回 CPU の役割と仕組み１ CPU の 仲間 、 命令形態 、 外部 との 接続

@　 DENGINEER. 第 ３ 回 CPU の役割と仕組み１ CPU の 仲間 、 命令形態 、 外部 との 接続. 明星大学 情報学科　2010年度 後期 コンピュータ設計論. 本日 の メニュー. １． CPU とその仲間 ２． CPU の役割 ３． CPU の命令形態 ４ ． CPU と外部との接続. １． CPU とその仲間 （１）. CPU（Central Processing Unit）. 中央演算処理装置. 40 ピン DIP パッケージ. Z80 CPU（ ザイログ社）. １． CPU とその仲間 （２）.

ahmed-johnson
Download Presentation

第 ３ 回 CPU の役割と仕組み１ CPU の 仲間 、 命令形態 、 外部 との 接続

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. @　DENGINEER 第３回CPUの役割と仕組み１CPUの仲間、命令形態、外部との接続 明星大学 情報学科　2010年度後期コンピュータ設計論

  2. 本日 の メニュー • １．CPUとその仲間 • ２．CPUの役割 • ３．CPUの命令形態 • ４．CPUと外部との接続

  3. １．CPUとその仲間（１） • CPU（Central Processing Unit） 中央演算処理装置 40ピン DIPパッケージ Z80 CPU（ザイログ社）

  4. １．CPUとその仲間（２） • CPU（Central Processing Unit） 1366ピン LGAパッケージ Core i7（インテル社）

  5. １．CPUとその仲間（３） • ワンチップマイコン （1chip Micro Computer） CPU、メモリ、入出力 I/Fを内蔵 小規模な装置のインテリジェント化に貢献 （キーボード、リモコン、家電等）

  6. １．CPUとその仲間（４） • ワンチップマイコン PICシリーズ （マイクロチップ 　テクノロジー社） 40ピン DIP 18ピン DIP 20ピン SSOP 6ピン SOT-23

  7. １．CPUとその仲間（５） • DSP（Digital Signal Processor） 信号処理用に 　乗算、FFT、実数演算、 　メモリコントロールについて 高速処理するように特化している。 CPUの著しい性能向上で、 高速性能が押され気味

  8. １．CPUとその仲間（６） • GPU（Graphics Processing Unit） 3次元グラフィックス用に 　行列、ベクトル、繰り返し の 各演算について、並列処理などで 高速処理するように特化している。 余剰気味なパワーを活かし、 データ処理にも活用されてきている。

  9. ２．CPUの役割（１） • システムの中心となり、演算を主体として • システムの各要素をコントロールする。 ノイマン型アーキテクチャ ・プログラム格納方式 ・逐次制御方式

  10. ２．CPUの役割（２） • ノイマン型アーキテクチャ ・プログラム格納方式 プログラムをいったん主記憶装置に 読み込んで、命令を実行する方式。 ・逐次制御方式 主記憶装置に記憶された命令を １つずつ取り出して解釈し、 順に実行する方式。

  11. CPU 制御装置 演算装置 （ALU） データの流れ 制御の流れ ２．CPUの役割（３） • CPUの構成 入力装置 主記憶装置 出力装置 補助記憶装置

  12. ３．CPUの命令形態（１） • CISC • （Complicated Instruction Set Computer） 複雑な 命令セット コンピュータ RISC （ Reduced Instruction Set Computer） 縮小した 命令セット コンピュータ

  13. ３．CPUの命令形態（２） • CISC と RISC の比較 CISC RISC 機械語命令の実現 マイクロプログラム ワイヤードロジック 機械語命令の種類 複雑で便利な命令が 多数 単純な命令 が 少数 機械語命令の長さ 命令により違う すべて同じ長さ 演算対象 レジスタとメモリ レジスタ プログラム容量 小さくてすむ 1つの命令で 　複雑なことができる 大きくなる 単純な命令を 　複数組み合わせる パイプライン 実行効率は よくない 実行効率が よい

  14. ３．CPUの命令形態（３） • 機械語命令について ・マイクロプログラム 論理回路を制御する小さな命令を 組み合わせて、機械語命令を実現する ・ワイヤードロジック 論理回路の結線のみで、 　機械語命令を実現する

  15. ４．CPUのと外部との接続（１） • 信号線の種類 ・アドレスバス ・データバス ・制御線

  16. アドレス データ 0 1 2 3 ： ： ： ： 100 A 101 B 102 C 103 ￥0 ： ： ： ： ４．CPUのと外部との接続（２） • アドレスバス 対象となるデバイスの 　場所を特定する 信号線 基本的には CPU ⇒ 周辺デバイス 単方向のバス

  17. アドレス データ 0 1 2 3 ： ： ： ： 100 A 101 B 102 C 103 ￥0 ： ： ： ： ４．CPUのと外部との接続（３） • データバス デバイス間で 　データを やり取りする 信号線 CPU ⇔ 周辺デバイス 双方向のバス

  18. Z80CPUでの例 ４．CPUのと外部との接続（４） • 制御線 各デバイスの 様々な コントロールを するため の信号線 機能ごとに独立した 専用の信号線

  19. ４．CPUのと外部との接続（５） • 主な制御線 ・クロック ・・・動作のペースメーカ ・リセット ・・・システムの初期化 ・読み出し ・・・周辺デバイス ⇒ CPU ・書き込み ・・・CPU ⇒ 周辺デバイス ・メモリリクエスト ・・・メモリへのアクセス ・I/Oリクエスト ・・・ I/O へのアクセス

  20. ４．CPUのと外部との接続（６） • バス接続 バス（BUS）・・・乗り合い 信号線を共有して使えるようにする仕組み 複数のデバイスを扱うとしても、 逐次制御方式の原則から、 同時にやり取りするのは１つだけ 共通化できるところをまとめて、 資源の有効利用

  21. ４．CPUのと外部との接続（６） • バス接続をしない場合 CPU ROM RAM

  22. ４．CPUのと外部との接続（６） • バス接続をした場合 CPU ROM RAM

  23. H レベル OFF L レベル ４．CPUのと外部との接続（７） • ３-State Gate ３つの状態がある出力 信号線を共有して使えるようにする仕組み

  24. ４．CPUのと外部との接続（８） • ３-State Gate に しないと。。。 出力どうしがショートしてしまう！

  25. ４．CPUのと外部との接続（９） • ３-State Gate を 使うと。。。 OFF 基本は出力がOFF

  26. ４．CPUのと外部との接続（９） • ３-State Gate を 使うと。。。 H レベル 左のデバイスが Hを出力すると バスは H

  27. ４．CPUのと外部との接続（９） • ３-State Gate を 使うと。。。 OFF 用事が済んだらOFF に戻す

  28. ４．CPUのと外部との接続（９） • ３-State Gate を 使うと。。。 L レベル 右のデバイスが Lを出力すると バスは L

  29. ４．CPUのと外部との接続（10） • 制御信号のタイミング クロック信号

  30. ４．CPUのと外部との接続（10） • 制御信号のタイミング アドレスバス信号

  31. ４．CPUのと外部との接続（10） • 制御信号のタイミング メモリリクエスト信号

  32. ４．CPUのと外部との接続（10） • 制御信号のタイミング 読み出し信号

  33. ４．CPUのと外部との接続（10） • 制御信号のタイミング 書き込み信号

  34. ４．CPUのと外部との接続（10） • 制御信号のタイミング データバス信号

  35. ４．CPUのと外部との接続（10） • 制御信号のタイミング ウェイト信号（デバイス側が必要に応じて発行）

  36. ４．CPUのと外部との接続（10） • 制御信号のタイミング OFF状態（HでもLでもない）

  37. ４．CPUのと外部との接続（10） • 制御信号のタイミング このタイミングで、 CPUがデータを読み出す RDを受け、メモリが データバスにデータを出す

  38. ４．CPUのと外部との接続（10） • 制御信号のタイミング WRの立ち上がりで、 メモリにデータを書き込む CPUが、 データバスにデータを出す

  39. @

More Related