1 / 43

4.1 触发器

第 4 章. 第 4 章 触发器和时序逻辑电路. 4.1 触发器. 4.2 时序逻辑电路. * 4.3 应用举例. 上页. 下页. 返回. 第 4 章. 4.1 触发器. 概述. 4.1.1 基本 RS 触发器. 4.1.2 同步 RS 触发器. 4.1.3 负边沿触发的 JK 触发器. 4.1.4 正边沿触发的 D 触发器. 上页. 下页. 返回. 第 4 章. 时序逻辑电路的特点：. 概述. 集成触发器是组成时序逻辑电路的基本部件。. 它在某一时刻的输出状态不仅与该时刻的输入信号有关 , 还与电路原来的输出状态有关。. 上页.

adonia
Download Presentation

4.1 触发器

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第4章 第4章 触发器和时序逻辑电路 4.1 触发器 4.2 时序逻辑电路 *4.3 应用举例 上页 下页 返回

  2. 第4章 4.1 触发器 概述 4.1.1 基本RS触发器 4.1.2 同步RS触发器 4.1.3 负边沿触发的JK触发器 4.1.4 正边沿触发的D触发器 上页 下页 返回

  3. 第4章 时序逻辑电路的特点： 概述 集成触发器是组成时序逻辑电路的基本部件。 它在某一时刻的输出状态不仅与该时刻的输入信号有关,还与电路原来的输出状态有关。 上页 下页 返回 翻页

  4. 第4章 触发器的特点： 1）具有0和1两个稳定状态。 在触发信号作用下,可以从一种稳定状态转换到另一种稳定状态。 2）具有记忆功能。 触发器的状态不仅和当时的输入有关,而且和以前的输出状态有关,这是触发器和门电路的最大区别。 触发器分为:RS触发器、D触发器、JK触发器和T触发器。 上页 下页 返回 翻页

  5. 第4章 两个输出分别记 ; S S、 S ＆ G1 两个输入分别记为 。 1 均是低电平有效。 Q 0 ＆ Q 、 R R、 R G2 1）两个输出端 的状态相反； Q、 2）具有两个稳定状态：一个称之0态（ Q=0， （Q=1， Q Q Q=1） Q=0） 一个称之1态 4.1.1基本RS触发器 电路组成 Q 两个与非门组成， 输出输入交叉连接。 特点： 3）若外加适当的信号，能实现两种稳态的相互转换。 上页 下页 返回 翻页

  6. 工作原理 基本RS触发器 （1）当SD = 1RD = 0时 SD SD 0 ＆ G1 0 1 Q 1 如果Qn= 1Qn = 0时 如果Qn= 0Qn = 1时 则Qn+1= 0Qn+1 = 1 1 ＆ G2 ＆ G2 1 0 Q Q 0 RD RD ＆ G1 Q 则Qn+1= 0Qn+1 = 1时 ＆ G2 RD：置0端，复位端 第4章 1 1 0 1 0 1 Q从1态翻转至0态 1 1 0 Q维持 0态不变 上页 返回 下页 翻页

  7. 第4章 1 0 （2）当SD = 0 RD = 1 时 SD SD ＆ G1 Q 0 如果Qn= 1 Qn= 0 时 如果Qn= 0Qn= 1时 1 1 ＆ G2 ＆ G2 Q Q RD RD 0 1 ＆ G1 Q 则Qn+1=1 Qn+1 = 0 则Qn+1= 1Qn+1 = 0 1 0 1 ＆ G2 SD：置1端，或置位端 1 0 Q维持态“1”不变 1 0 1 0 Q从0态翻转至1态 0 1 上页 下页 返回 翻页

  8. 第4章 1 0 1 0 0 1 1 0 （3）当SD = 1RD = 1时 1 SD SD ＆ G1 Q 0 1 1 0 1 0 1 0 如果Qn= 1Qn= 0时 如果Qn= 0Qn= 1时 1 ＆ G2 ＆ G2 Q Q RD RD 1 ＆ G1 Q 则Qn+1 = 1Qn+1 = 0 则Qn+1= 0Qn+1 = 1 当SD RD 保持高电平不变时，输出端原态不变。 1 ＆ G2 Q维持 1态不变 Q维持 0态不变 返回 上页 翻页 下页

  9. 第4章 当SD = 0RD = 0时 SD RD Q ＆ G1 0 则Q= 1Q = 1 （4） Q 1 ＆ G2 0 1 此种情况 1.Q与Q不符合逻辑相反要求; 2.负脉冲除去时，Q态不确定. 禁止 禁止 禁止 返回 上页 下页 翻页

  10. 第4章 SD RD Q ＆ G1 Q 100复位 SD Qn+1 RD 11Qn记忆 ＆ G2 011置位 00不定禁止 SD —— 置位端 RD —— 复位端 SD RD Q Q 基本 RS 触发器 逻辑状态转换表 符号 上页 下页 返回 翻页

  11. 直接 置1端 S ＆ G3 ＆ G1 Q 1 1 0 0 1 0 0 1 1 0 1 CP 1 ＆ G4 ＆ G2 1 1 1 1 Q RD SD R 0 1 1 0 1 1 0 0 1 1 0 CSRQn+1 0 × × Qn 1 Rd Sd Q 直接 置0端 S C R Q C 禁止 第4章 4.1.2同步RS触发器 1. 同步 RS 触发器 G3与G4构成导引控制电路，CP为控制端。 当CP=0时，G3、G4 门被封锁，无论S、R端加什么信号，它们输出全是1，触发器保持原来状态不变。 在CP=1时,R、S的变化才能引起触发器翻转 。为正脉冲触发。 逻辑状态表 1 110 0 101 符号 Qn 100 111 不定 返回 上页 下页 翻页

  12. 第4章 SRQn+1 101 010 00Qn 0 1 0 0 1 0 1 1 C 11不定 0 0 0 1 1 1 0 0 0 1 S Rd Sd 0 0 0 0 0 1 1 1 1 1 R Q S C 0 0 0 1 1 0 0 0 不定 R Q C C = 1时：逻辑状态表 工作波形图 Q 返回 上页 下页 翻页

  13. 第4章 J D=J+ Qn+KQn ≥1 ≥1 =JQn+ KQn K & CP D Q 1  C Q JK触发器的特性方程： Qn+1=J Qn+KQn 4.5.4 负边沿触发的JK触发器 D触发器转换为J-K触发器 上页 下页 返回 翻页

  14. 第4章 0000 Qn 0011 Qn+1跟随 J变化 1001 1 Qn 1011 0100 0 0110 1101 Qn+1=JQn+KQn 1110 JK触发器逻辑状态表 J K Qn Qn+1 功 能 保持功能 置 1功能 置 0功能 计数功能 上页 下页 返回 翻页

  15. 第4章 JKQn + 1功 能 SD 随J变化 J C K Q RD Q 11Qn计数 JK触发器逻辑状态简化表 00Qn 记忆 010置 0 101置 1 符号 上页 下页 返回 翻页

  16. 第4章 00Qn 记忆 J K Qn + 1功 能 JKQn + 1功 能 随J变化 010置 0 101置 1 RD 11Qn计数 Q CP 波形图： J K 1 JK触发器逻辑状态简化表： 上页 下页 返回 翻页

  17. 第4章 JKQn+1 00Qn 1 0 1 0 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 1 010 101 11Qn SD 6 4 5 3 2 7 1 用JK触发器构成计数器 Q2 Q1 Q0 CP 上页 下页 返回 本节结束

  18. 第4章 边沿触发器的特点： 边沿触发器的分类： 正边沿触发： 负边沿触发： 时钟脉冲的上升沿来到时有效。 时钟脉冲的下降沿来到时有效。 4.1.3 正边沿触发的D触发器 所谓边沿触发是指触发器的次态仅由时钟脉冲 的上升沿或下降沿来到时的输入信号决定，在此以 前或以后输入信号的变化不会影响触发器的状态。 来一个时钟脉冲，触发器翻转一次且只能翻转一次。 上页 下页 返回 翻页

  19. 第4章 Q S  CP C1 1 0 D D Qn Qn+1 1D Q R 特性方程 Qn+1=D SD RD 正边沿触发的D触发器 触发器逻辑状态转换表 符号 000 置 0 Qn+1 跟随D 010 101 置 1 111 触发方式：边沿触发型，且上升沿有效。 上页 下页 返回 翻页

  20. 第4章 Qn+1=D 已知正边沿触发D触发器CP和D端的波形，试画出输出端Q的波形。 [例题4.5.1] CP D 0 Q 上页 下页 返回 翻页

  21. 第4章 4.2 时序逻辑电路 概述 4.2.1 寄存器 4.2.2 计数器 4.2.3 时序逻辑电路的分析方法 上页 下页 返回

  22. 第4章 时序逻辑电路的特点： 时序逻辑电路是由触发器和组合逻辑电路组成的。 时序逻辑电路的输出不仅与当前的输入状态有 关，而且与电路原来状态(触发器的状态）有关。 所谓”时序”是指电路的状态与时间顺序有密切 的关系。 概述 时序逻辑电路分为： 同步时序逻辑电路和异步时序逻辑电路。 上页 下页 返回 翻页

  23. 第4章 ● ● ● ● ● ● ● ● ● ● ● ● 4.2.1寄存器 寄存器用来暂时存放参与运算的数 据和运算结果。一位触发器可寄存一位 二进制数，存多少位数，就用多少个触 发器。 寄存器分为数码寄存器和移位寄存器。 上页 下页 返回 翻页

  24. 第4章 1 1 1 Q3 0 Q2 Q1 Q0 ○ ○ ○ ○ D ＞F3 D ＞F1 D ＞F2 D ＞F0 ○ ○ ○ CP 0 0 0 0 1 0 1 1 d3 ○ ○ ○ ○ d2 d1 d0 RD 由D触发器构成的四位数码寄存器 ○ 1 0 1 1 寄存二进制数：1011 特点：并行入并行出 清零 寄存 上页 下页 返回 翻页

  25. 第4章 Q3 Q2 0 0 0 0 Q0 Q1 0 1 0 0 1 1 1 1 ○ ○ ○ ○ D QJ F3 Q QJ F1 Q QJ F0 Q QJ F2 Q ○ ○ ＜ ○ ＜ ＜ ＜ ○ ○ ○ K K K K ○ 1 ○ ○ ○ ○ RD CP ○ ○ ○ 2 4 1 1 1 2 3 1 4 4 3 4 2 3 2 ○ ○ ○ 移位寄存器 移位寄存器具有存放数码和移位的功能 单向移位寄存器 1 1011 ○ 寄存二进制数：1011 清零 寄存 特点：串行入、并行或串行出 返回 上页 下页 翻页

  26. 第4章 位移控制端 QA QB QC QD FD FA FC FB D D D D CP ○ ○ ○ 1 & & & & & & & & > > > > 1 1 1 1 M ○ ○ ○ ○ ○ ○ ○ DL DR 双向移位寄存器 功能：数码既可以左移，也可以右移。 右移串行输入端 左移串行输入端 返回 上页 下页 翻页

  27. 第4章 4.2.2 计数器 计数器是计算机及各种数字逻辑系 统的基本部件之一，它能累计输入脉冲数 目或根据控制脉冲节奏进行加减法计数。 计数器分为两大类： ● 同步计数器 ● 异步计数器 上页 下页 返回 翻页

  28. 第4章 0 0 0 0 0 0 0 1 0 RD 1. 二进制计数器 异步二进制加法计数器 （四位） 0 0 1 0 0 1 1 0 1 0 0 CP ○ 上页 下页 返回 翻页

  29. 第4 章 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 计数工作波形图： 0 0 1 1 Q0 0 0 1 1 Q1 0 0 0 0 Q2 0 0 0 0 Q3 特点：结构简单，但各触发信号逐级传递，计数速度慢。 上页 下页 返回 翻页

  30. 第4 章 0 0 0 0 Q2 Q1 Q3 0 Q0 0 0 1 1 0 0 0 0 0 0 1 1 Q3 J F3 K Q2J F2 K Q1 J F1 K Q0 J F0 K ＜ ＜ ＜ ＜ 1 0 0 0 1 C RD ＆ ＆ ＆ ＆ 同步四位二进制加法计数器 工作过程： J0 = K0 = 1，J1 = K1 = Q0， 清零 J2 = K2 = Q0Q1，J3 = K3 = Q0Q1Q2， 计数 上页 下页 返回 翻页

  31. 第4章 Q3Q2 Q1Q0J0=K0=1 J1=K1=Q0J2=K2=Q0Q1J3=K3=Q0Q1Q2 输入输出逻辑状态对应关系表 0 0 0 0 1 1 000 000 0 0 0 1 1 1 110 000 0 0 1 0 1 1 0 0 0000 0 0 11 1 1 111 100 0 1 0 0 1 1 000 000 0 1 0 1 1 1 110 000 0 11 0 1 1 000000 0 111 1 1 111 111 1 0 0 0 特点：各触发器同步动作 上页 下页 返回 翻页

  32. 第4章 十进制数 Q3Q2 Q1Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 0 0 0 0 0 2. 十进制计数器 状态表： 上页 下页 返回 翻页

  33. 第4章 0 0 0 0 1 0 0 1 0 0 1 Q1 J F1 Q3J F3 Q2 J F2 Q0J F0 ＜ K Q3 0 0 0 1 1 C J0 = K0 = 1，J1 = Q3Q0，K1 =Q0 RD ＆ ＆ ＆ ＆ 同步十进制加法计数器 进位 Q2 Q1 Q0 Q3 1 & C ＜ ＜ ＜ K K K 工作过程： 清零 J2 = K2 = Q0Q1， 计数 J3 = Q0Q1Q2 ,K3 = Q0 上页 下页 返回 翻页

  34. 第4章 J3=Q0Q1Q2 J1=Q3Q0 J2=K2 K3=Q0 =Q0Q1 输入输出逻辑关系对应表： J0=K0=1 K1=Q0 十进制数Q3Q2Q1Q0J0 K0J1 K1J2 K2J3K3 1 1 000 000 0 0 0 0 0 1 0 0 0 1 1 1 1 1 0 00 1 2 0 0 1 0 1 1 000 00 0 3 0 0 11 1 1 0 1 1 1 0 1 4 0 1 0 0 1 1 00000 0 5 0 1 0 1 1 1 1 1000 1 6 0 11 0 1 1 00000 0 7 0 111 1 1 1 11111 8 1 0 0 0 1 1 00000 0 9 1 0 0 1 1 1 0 1000 1 0 0 0 0 0 1 1 00000 0 上页 下页 返回 翻页

  35. 第4章 1 2 3 4 5 6 7 8 9 10 完成十进制计数，各触发器动作同步进行 工作波形： Q0 Q1 Q2 Q3 上页 下页 返回 翻页

  36. 第4 章 Q3 Q2 Q1 Q3J3 F3＜ Q3 K3 Q2J2 F2＜ K2 Q1J1 F1＜ K1 C1 RD J1=Q3,K1=1 J2=K2=1 J3=Q1Q2 ,K3=1 C2=Q1 C3=C1=C ＆ 五进制加法计数 上页 下页 返回 翻页

  37. 第4章 J3=Q1Q2 J2=K2=1 K3=1 K1=1 C2=Q1 C3=C1 十进制数Q3Q2Q1J1 K1J2 K2C2J3K3 J1=Q3 输入输出逻辑关系对应表 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 1 2 0 1 0 1 1 1 1 0 0 1 3 0 11 1 1 1 1 1 1 1 4 1 0 0 0 1 1 1 00 1 5 0 0 0 实现异步五进制计数 本节结束 上页 下页 返回

  38. 第4章 分析电路的组成； 写出组合逻辑电路对外输出的逻辑表达式； 写出各个触发器输入端的逻辑函数表达式； 把各个触发器输入端的逻辑函数表达式代入 触发器的特性方程，得出各触发器的状态方程 根据状态方程和输出方程，列出逻辑状态表， 画出波形图，确定该时序电路的状态变化规和 逻辑功能。 4.2.3时序逻辑电路的分析方法 分析时序逻辑电路的步骤： 上页 下页 返回 翻页

  39. 第4章 Q2 J0 = Q2 n ， K0= Q2 n J1 = Q0 n ， K1= Q0n J2 = Q1 n ， K2= Q1 n Q1 Q0 Q n+1 = JQ n + KQ n 1 1 1 次 态 现 态 Q2 n Q0 n Q2 n+1 Q1 n+1 Q0 n+1 Q1 n 011 110 110 101 101 01 1 分析图示时序逻辑电路的功能。（设初 始状态Q2Q1Q0 = 011） [例4.2.1] 解：输入端驱动方程为： Q2 Q0 Q1 Q1 Q0 Q2 R S S J2 J1 K1 J0 K2 K0 代入JK触发器特性方程 预置 则状态方程为： CP Q0 n+1 = Q2 n Q1 n+1 = Q0 n Q2 n+1 = Q1 n 状态转换表 依状态转换表分析， 该电路为一顺序脉冲发 生电路。 上页 下页 返回 翻页

  40. 第4章 *4.3应用举例 4.3.1 9位数字密码锁电路 4.3.2带数字显示的七路抢答器 上页 下页 返回

  41. 第4章 6~15V S1 C3 R1=10kΩ S2 R3 R5 16 R6~ R14 3 R2=200kΩ S3 UDD D 2 15 S4 R3=10kΩ R 4 CC4017 S5 7 R4=100kΩ 10 S6 R5=10MΩ 1 R4 S7 5 R6~R14=4.7kΩ S8 6 14 C1=0.1µF CLK S9 9 S0 C2=4.7µF 12 R2 C3=0.1µF T C3 开锁码=302706249 R1 C3 SA 9位数字密码锁电路 4.3.19位数字密码锁电路 上页 下页 返回 翻页

  42. 第4章 1 2 3 4 5 6 7 8 9 10 11 CLK R EN Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 本电路的核心部分是一块COMS集成电路—CC4017S十进制计数器/0~9译码器。计数器在时钟上升沿计数，计数结果经译码器译码后在Q0~Q9输出。 上页 下页 返回 翻页

  43. 第4章 S1 E1 a a A1 D1 D1 Q1 A S2 a b b CT74LS175 CT74LS248 CT74LS148 A2 D2 S3 Q2 B D2 c c f b D3 A3 S4 D3 Q3 C - g d d D4 S5 e c e e D5 S6 D d f f D6 GS S7 D7 g g E0 CP BI & & & & G1  CT74LS00V CT74LS00V R3 C1  G2 SR   A +5V G3 G4 R1 2 2 4 4 4.3.2带数字显示七路抢答器 下图是一种用集成器件组成的抢答器，具有七路输入、数字显示、音响提示等功能，结构简单，性能可靠。 上页 返回 本章结束

More Related