1 / 71

EDA 技术 实用教程

EDA 技术 实用教程. 第4章 原理图输入设计方法. 4.1 1位全加器设计向导. 4.1.1 基本设计步骤. 步骤1：为本项工程设计建立文件夹. 注意： 文件夹名不能用中文，且不可带空格。. 为设计全加器 新建一个文 件夹作工作库. 文件夹名取为 My_prjct 注意，不可 用中文！. 步骤2：输入设计项目和存盘. 新建一个设 计文件. 使用原理图输入 方法设计，必须 选择打开原理图 编辑器. 图4-1 进入 MAX+plusII， 建立一个新的设计文件. 首先在这里用鼠标 右键产生此窗，并 选择“ Enter Symbol”

adam-williamson
Download Presentation

EDA 技术 实用教程

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. EDA技术实用教程 第4章 原理图输入设计方法

  2. 4.1 1位全加器设计向导 4.1.1 基本设计步骤 步骤1：为本项工程设计建立文件夹 注意： 文件夹名不能用中文，且不可带空格。

  3. 为设计全加器 新建一个文 件夹作工作库 文件夹名取为 My_prjct 注意，不可 用中文！

  4. 步骤2：输入设计项目和存盘 新建一个设 计文件 使用原理图输入 方法设计，必须 选择打开原理图 编辑器 图4-1 进入MAX+plusII，建立一个新的设计文件

  5. 首先在这里用鼠标 右键产生此窗，并 选择“Enter Symbol” 输入一个元件 也可在这里输入 元件名，如2输 入与门AND2，输 出引脚： OUTPUT 然后用鼠标双 击这基本硬件库 这是基本硬件库 中的各种逻辑元件 图4-2 元件输入对话框

  6. 输入引脚： INPUT 输出引脚： OUTPUT 图4-3 将所需元件全部调入原理图编辑窗 将他们连接 成半加器 连接好的原理图

  7. 文件名取为： h_adder.gdf 首先点击这里 注意，要存在 自己建立的 文件夹中 图4-4 连接好原理图并存盘

  8. 步骤3：将设计项目设置成工程文件(PROJECT) 最后注意此路 径指向的改变 首先点击这里 然后选择此项， 将当前的原理图 设计文件设置成 工程 图4-5 将当前设计文件设置成工程文件

  9. 注意，此路径指 向当前的工程！

  10. 步骤4：选择目标器件并编译 首先选择这里 器件系列选择 窗，选择ACEX1K 系列 根据实验板上的 目标器件型号选 择，如选EP1K30 注意，首先消去 这里的勾，以便 使所有速度级别 的器件都能显示 出来 图4-6 选择最后实现本项设计的目标器件

  11. 图4-7 对工程文件进行编译、综合和适配等操作 选择编译器 编译窗

  12. 消去Quartus适配操作 选择此项 消去这里的勾

  13. 完成编译！

  14. 步骤5：时序仿真 首先选择此项， 为仿真测试新 建一个文件 选择波形 编辑器文件 (1) 建立波形文件。

  15. 从SNF文件中 输入设计文件 的信号节点 SNF文件中 的信号节点 点击“LIST” (2) 输入信号节点。 图4-8 从SNF文件中输入设计文件的信号节点

  16. 用此键选择左窗 中需要的信号 进入右窗 图4-9 列出并选择需要观察的信号节点 最后点击“OK”

  17. (3) 设置波形参量。 消去这里的勾， 以便方便设置 输入电平 图4-9 列出并选择需要观察的信号节点 图4-10 在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾)

  18. (4) 设定仿真时间。 选择END TIME 调整仿真时间 区域。 选择60微秒 比较合适 图4-11 设定仿真时间

  19. (5) 加上输入信号。 (6) 波形文件存盘。 用此键改变仿真 区域坐标到合适 位置。 点击‘1’，使拖黑 的电平为高电平 图4-12 为输入信号设定必要的测试电平或数据 图4-13 保存仿真波形文件

  20. (7) 运行仿真器。 选择仿真器 运行仿真器 图4-14 运行仿真器

  21. (8) 观察分析半加器仿真波形。 图4-15 半加器h_adder.gdf的仿真波形

  22. 选择时序分析器 输入输出 时间延迟 图4-16 打开延时时序分析窗 (9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.

  23. (10) 包装元件入库。 选择菜单“File”→“Open”，在“Open”对话框中选择原理图编辑文件选项“Graphic Editor Files”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“Create Default Symbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。

  24. 步骤6：引脚锁定 可选择发光管8 作为半加器的 进位输出“co” 可选择发光管8 作为半加器的 和输出“so” 选择实验电路结构图6 可选择键8作为半 加器的输入“a” 选择键8作为半加 器的输入“b”

  25. 目 标 器 件 引 脚 名 和 引 脚 号 对 照 表 选择实验板上 插有的目标器件 键8的引脚名 键8的引脚名 对应的引脚号

  26. 引脚对应情况 实验板位置 半加器信号 通用目标器件引脚名 目标器件EP1K30TC144引脚号 1、键8： a PIO13 27 2、键7 b PIO12 26 3、发光管8 co PIO23 39 4、发光管7 so PIO22 38

  27. 步骤6：引脚锁定 选择引脚 锁定选项 引脚窗

  28. 此处输入 信号名 此处输入 引脚名 注意引脚属性 错误引脚名将 无正确属性！ 按键 “ADD”即可

  29. 再编译一次， 将引脚信息 进去

  30. 选择编程器， 准备将设计 好的半加器 文件下载到目 器件中去 编程窗

  31. 步骤7：编程下载 在编程窗打开 的情况下选择 下载方式设置 (1) 下载方式设定。 选择此项下 载方式 图4-18 设置编程下载方式

  32. (2) 下载。 步骤7：编程下载 (1) 下载方式设定。 下载（配置） 成功！ 图4-19 向EF1K30下载配置文件 图4-18 设置编程下载方式

  33. 进位“co”为‘1’ 和“so”为‘0’ 选择电路 模式为“6” 若键8、7 为高电平 模式选择键

  34. 步骤8：设计顶层文件 (1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口 图4-20 在顶层编辑窗中调出已设计好的半加器元件

  35. (2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。 图4-21 在顶层编辑窗中设计好全加器 (3) 将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。 (4) 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。

  36. (5) 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。 图4-22 1位全加器的时序仿真波形 (6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。

  37. 4.1.2 设计流程归纳 图4-23 MAX+plusII一般设计流程

  38. 4.1.3 补充说明 1. 编译窗口的各功能项目块含义 Compiler Netlist Extractor Database Builder Logic Synthesizer Partitioner Fitter Timing SNF Extractor Assembler 2. 查看适配报告

  39. 4.2 2位十进制数字频率计设计 4.2.1 设计有时钟使能的两位十进制计数器 (1) 设计电路原理图。 图4-24 用74390设计一个有时钟使能的两位十进制计数器

  40. (2) 计数器电路实现 图4-25 调出元件74390 图4-26 从Help中了解74390的详细功能

  41. (3) 波形仿真 图4-27 两位十进制计数器工作波形

  42. 4.2.2 频率计主结构电路设计 图4-28 两位十进制频率计顶层设计原理图文件

  43. 图4-29 两位十进制频率计测频仿真波形

  44. 4.2.3 测频时序控制电路设计 图4-30 测频时序控制电路 图4-31 测频时序控制电路工作波形

  45. 4.2.4 频率计顶层电路设计 图4-32 频率计顶层电路原理图(文件：ft_top.gdf)

  46. 图4-33 频率计工作时序波形

  47. 4.2.5 设计项目的其他信息和资源配置 (1) 了解设计项目的结构层次 图4-34 频率计ft_top项目的设计层次

  48. (2) 了解器件资源分配情况 图4-35 适配报告中的部分内容 图4--36 芯片资源编辑窗

  49. (3) 了解设计项目速度/延时特性 图4-37 寄存器时钟特性窗 图4-38 信号延时矩阵表

  50. (4) 资源编辑 (5) 引脚锁定 图 4-39 Device View窗

More Related