第3章计算机的基本器件

第3章计算机的基本器件 下一页

目录 3.1 逻辑代数与逻辑电路 3.2 组合逻辑电路 3.3 时序逻辑电路 3.4 总线缓冲器和总线控制器 3.5 时钟发生器上一页下一页

3.1 逻辑代数与逻辑电路 3.1.1 逻辑代数 3.1.2 基本逻辑电路上一页下一页

3.1.1 逻辑代数 逻辑代数是对二值变量进行逻辑运算的代数，可以对所计算的量进行“或”、“与”、“非”等逻辑运算，它是形式逻辑的一个分支，是由英国数学家、逻辑学家乔治．布尔建立和发展起来的，所以常称为“布尔代数”（Boolean algebra）。上一页下一页

3.1.1 逻辑代数 ⒈逻辑变量与逻辑函数 ⑴ 逻辑变量逻辑代数的变量简称为逻辑变量，它是赋以逻辑属性值真或假的变量。逻辑代数是一种二值代数，逻辑变量只有0、1两种取值。只有三种最基本的运算，即逻辑加（“或”运算）、逻辑乘（“与”运算）及逻辑非（“非”运算），逻辑代数中的一切其它运算都由这三种运算构成。上一页下一页

逻辑加 逻辑加又叫“或”逻辑运算，运算符号是“+”或“∨”。其运算规则是，只要A、B、C中任一为“1”时，其“或”的结果F就为“1”，只有当A、B、C都为“0”，其结果F才为“0”。 F ＝A∨B∨C∨…＝A＋B＋C+… （字母A、B、C等表示逻辑变量）上一页下一页

逻辑乘 逻辑乘又叫“与”逻辑运算，运算符号是“·”或“∧”。其运算规则是，只有当A、B、C均为“1”时，其“与”的结果F才为“1”，否则为“0”。 F ＝A∧B∧C∧…＝A·B·C·…… （字母A、B、C等表示逻辑变量）上一页下一页

逻辑非 逻辑非也叫“非”运算，又叫逻辑求反，运算符号为“ˉ”。“非”运算的运算规则是，当A为“1”时，即为“0”；当A为“0”时，为“1” F ＝（字母A表示逻辑变量）上一页下一页

3.1.1 逻辑代数 ⒈逻辑变量与逻辑函数 ⑵ 逻辑函数逻辑代数中的函数简称为逻辑函数，它是描述逻辑变量关系的函数。逻辑函数也是一种变量，这种变量随其它变量的变化而改变，逻辑函数可表示为 F=f(A1,A2,…,Ai,…,An) 在逻辑代数中，表示逻辑函数的方法有三种：逻辑表达式、真值表和卡诺图。上一页下一页

逻辑表达式 逻辑表达式是用公式表示的函数与变量之间关系的一种方法。例如，有两个逻辑变量A和B，当它们的取值相异时，函数F的值为1，否则为0。对于这样一种函数关系，它的逻辑表达式为： F=f(A,B)= 上一页下一页

真值表 真值表则是用表格表示函数与变量关系的一种方法。上一页下一页

3.1.1 逻辑代数 ⒉基本的逻辑关系式 ⑴ “或”逻辑功能定义为：逻辑表达式为：F=A+B （有时也写成F=AVB）上一页下一页

3.1.1 逻辑代数 ⒉基本的逻辑关系式 ⑴ “与 ”逻辑功能定义为：逻辑表达式为：F=A·B （有时也写成F=A∧ B）上一页下一页

3.1.1 逻辑代数 ⒉基本的逻辑关系式 ⑴ “非 ”逻辑功能定义为：逻辑表达式为：上一页下一页

3.1.1 逻辑代数 ⒊逻辑代数的基本公式和常用公式（参看教材P57～P58）上一页下一页

3.1.1 逻辑代数 ⒋逻辑表达式的化简一个逻辑函数可以有多种不同的表达式，实现这些表达式的逻辑线路也有许多种。为了使逻辑设计简单，尽量少使用元件，把电路设计得更合理，一般都要把逻辑表达式进行化简。上一页下一页

逻辑表达式化简的方法 ⑴ 合并项法 ⑵ 吸收法 ⑶ 配项法 ⑷ 消去法（参考教材中的例子）上一页下一页

⒌真值表、逻辑表达式和逻辑图 真值表是用来描述逻辑函数的值与它的逻辑变量之间关系的表格。逻辑表达式是用逻辑运算符把逻辑变量连接在一起表示某种逻辑关系的表达式。如上面逻辑表达式化简的例子。逻辑图是根据逻辑表达式用线段把逻辑符号连接起来，实现逻辑表达式功能的图。对于一个函数来说，用来表述它的逻辑表达式并不是惟一的，因而实现该函数的逻辑图也不是惟一的，只有它们的真值表是惟一的。对于用不同逻辑表达式或不同逻辑图表示的函数可以用真值表来证明它们所表示的逻辑关系是否相同。上一页下一页

3.1.2 基本逻辑电路 ⒈逻辑电路和逻辑器件的概念逻辑电路：实现逻辑函数的电路逻辑器件：利用逻辑电路做成的计算机系统中常用的器件计算机中常用的逻辑器件分为组合逻辑器件和时序逻辑器件两大类。上一页下一页

3.1.2 基本逻辑电路 组合逻辑器件：如果该器件的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称为组合逻辑器件，常用的组合逻辑器件有加法器、算术逻辑运算单元、译码器、数据选择器等；时序逻辑器件：如果逻辑器件的输出状态不但和当时的输入状态有关，而且还和电路在此以前的输入状态有关，称该器件为时序逻辑器件，时序电路内必须包含能存储信息的记忆元件——触发器，它是构成时序逻辑电路的基本电路。常用的时序逻辑器件有寄存器、计数器等。上一页下一页

3.1.2 基本逻辑电路 ⒉基本逻辑电路 “与”、“或”、“非”三种基本逻辑运算的电路是三种基本逻辑门：“与”门、“或”门、“非”门（反相门）。把这三种基本逻辑门串联组合起来，可形成实现“与非”、“或非”、“与或非”、“异或”、“同或”等功能的与非门、或非门、与或非门、异或门、同或门（异或非门）。上一页下一页

3.1.2 基本逻辑电路 各种逻辑门的图形符号上一页下一页

根据逻辑运算的规则：“先进行与操作，后反相”或“先反相，后进行或操作”是等价的。根据逻辑运算的规则：“先进行与操作，后反相”或“先反相，后进行或操作”是等价的。因此在数字电路中与非门和或非门常表示成下图所示的符号上一页下一页

正逻辑与负逻辑 正逻辑：指定逻辑电路中高电平为“1”，低电平为“0”，称为正逻辑。负逻辑：指定逻辑电路中低电平为“1”，高电平为“0”，称为负逻辑。比如有某个逻辑电路，它具有下图所示的功能表，那么对正逻辑而言，它是个与非门，而对负逻辑来讲，它则是个或非门。也就是说，正逻辑的与非门就是负逻辑的或非门。上一页下一页

3.2 组合逻辑电路 逻辑电路中输出状态只与当时的输入状态有关，而与过去的输入状态无关，这种逻辑电路称为组合逻辑电路。本节介绍计算机中常用的组合逻辑电路：加法器、算术逻辑单元、译码器和数据选择器。上一页下一页

3.2 组合逻辑电路 3.2.1 加法器 3.2.2 算术逻辑单元 3.2.3 译码器 3.2.4 数据选择器上一页下一页

3.2.1 加法器 有两种加法部件：半加器和全加器。 ⒈半加器:不考虑低位进位输入，两数码Ai、Bi相加的电路，Ci为向高位的进位。它的功能表、符号和逻辑图如下。上一页下一页

用一个异或门和一个与门就可以构成一个半加器。其逻辑关系是：Si=Ai⊕Bi Ci= Ai·Bi 上一页下一页

⒉全加器 全加器是考虑低位进位输入Ci-1的加法器其功能表、符号和逻辑图如下：上一页下一页

⒉全加器 从全加器的逻辑图中可以看出，一个全加器可由一个或门、两个异或门和三个与门组成，也可由两个半加器来形成。其逻辑关系为： SI=AI⊕BI⊕CI-1 CI=AIBI+BICI-1+AICI-1 上一页下一页

3.n位加法器 4位串行进位加法器的逻辑图如下。 n位串行进位加法器的加法时间较长，各位间的进位是串行传送的，高位全加必须等低位进位来到后才能进行，加法时间与位数有关。上一页下一页

3.2.2 算术逻辑单元 算术逻辑单元简称ALU（Arithmetic Logic Unit），是一种功能较强的组合逻辑电路，是计算机的运算器中都不可缺少的重要组成部件。ALU能进行多种算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法器，它是通过改变超前进位加法器的进位发生输出和进位传送输出来获得多种运算能力的。有关ALU的功能在第四章中再介绍。上一页下一页

3.2.3 译码器 译码器：是具有多个输入端和多个输出端的器件。当输入端加上某一组合信号时，对应这一组合信号的若干个输出端便有信号输出，也就是说，译码器是把输入的一种格式的代码信号译成另一种格式的信号，以实现代码所要求的操作的器件。根据使用方式的不同，译码器又称编码器或换码器。译码器也是计算机中不可缺少的器件，主要用在控制器里的指令分析，存储器里的地址选择上。上一页下一页

3.2.3 译码器 1.译码电路的设计以设计3-8译码电路为例。要求根据输入的3位二进制数编码来选择8个输出端中的哪一个有效。设计步骤如下： ⑴确定输入输出变量。设3个输入变量为x2x1x0，8个输出变量为y7y6y5y4y3y2y1y0。 ⑵给出真值表。真值表如下页所示。上一页下一页

⑶根据真值表画出逻辑电路图。 3-8译码器逻辑电路图上一页下一页

⒉典型的译码器芯片 74LS138是一种常用的3-8译码器。其引脚图(a)和电路图(b)如下。当G1端为“0”或G2端为“1”时，译码器此时输出的组合信号为全“1”。上一页下一页

3.2.4 数据选择器 数据选择器MUX (Multiplexor/Selector)又称多路开关，是以“与或门”或“与或非门”为主的电路。它的作用是在选择信号的作用下，从多个输入通道中选择一个通道的数据作为输出。上一页下一页

3.2.4 数据选择器 右图是4选1MUX的逻辑符号和功能表。有4个数据输入端A、B、C、D，输出端为Z(或)，S1、S0为数据选择端。该电路的逻辑函数为：上一页下一页

3.3 时序逻辑电路 逻辑电路中输出状态不但和当时的输入状态有关，而且还与电路在此以前的输入状态有关，这种逻辑电路称为时序逻辑电路。时序逻辑电路中必须要有能存储信息的记忆元件——触发器。本节先介绍触发器，接着介绍计算机中常用的时序逻辑电路——寄存器和计数器。上一页下一页

3.3 时序逻辑电路 3.3.1 触发器 3.3.2 寄存器 3.3.3 计数器上一页下一页

3.3.1 触发器 触发器(flip-flop)是一种能记忆机器以前输入状态的存放二进制代码的单元电路，是构成计算机硬件系统中各种时序逻辑电路的基本电路。分类：按时钟控制方式来分，有电位触发、边沿触发、主-从触发等方式的触发器；按功能来分，有R-S型、D型、J-K型等触发器。上一页下一页

1.R-S基本触发器 由与非门组成的触发器，其置1和置0都要0电平触发，当R一=0，S一=1时，Q一为高电平，Q为低电平，称为0状态。 R一=1， S一=0时，Q为高电平， Q一为低电平，称为1状态。 R一=1， S一=1时，触发器保持原状态不变。 R一=0， S一=0时，触发器状态不定。一般在正常工作时，不允许出现这种状态。上一页下一页

2.R-S同步触发器 R-S同步触发器的翻转是在同步时钟（在CP端输入）的作用下同步地进行的。可由R-S基本触发器构成。图中表示， R一为置0端， S一为置1端，CP为时钟脉冲。Q(t)称为触发器的原态，Q(t+1)为触发器的次态。上一页下一页

3.D触发器 D触发器又称数据触发器。主要用来存放数据。 D触发器的逻辑符号和真值表如下。图中RD为置0端，SD为置1端(RDSD也称异步输入端)，D为同步输入端。触发器的状态由时钟脉冲到来时(前沿)D端的状态决定，当D=1时，触发器置1，当D=0时，触发器置0。这与触发器的原状态无关。上一页下一页

4.J-K触发器 其逻辑符号和真值表如下： RD为置0端，SD为置1端，K为同步置0输入端，J为同步置1输入端。当J=0，K=0时，CP脉冲不改变触发器的状态；当J=0，K=1时，CP脉冲使触发器置0；当J=1，K=0时，CP脉冲使触发器置1；当J=1，K=1时，CP脉冲使触发器翻转。上一页下一页

3.3.2 寄存器 寄存器：就是计算机中用来暂时存放数据代码的器件，它可以接受需要寄存的代码，也可以将寄存的代码送出去。寄存器是由触发器和一些控制门构成的，一个触发器可以寄存一位二进制代码，如果一个二进制数由n位组成，那么就需要有n个触发器排列起来组成一个寄存器。上一页下一页

3.3.2 寄存器 下图是由正沿触发的D触发器组成的4位寄存器，在CP脉冲正沿作用下，外部数据才能进入寄存器。上一页下一页

几种常见寄存器的组成结构 ⒈串行寄存器在串行寄存器中每来一个同步脉冲CK，其内容就向QD方向移一位。上一页下一页

几种常见寄存器的组成结构 ⒉并行寄存器：当时钟脉冲CP到来时，各触发器的输入端的数据可以被锁定至输出端以备输出的寄存器。上一页下一页

第3章 计算机的基本器件