1 / 13

Учебный курс Принципы построения и функционирования ЭВМ Лекция 6 Триггеры и регистры

Учебный курс Принципы построения и функционирования ЭВМ Лекция 6 Триггеры и регистры. профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович Алакоз. Д вухполупериодный т риггер.

yakov
Download Presentation

Учебный курс Принципы построения и функционирования ЭВМ Лекция 6 Триггеры и регистры

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Учебный курсПринципы построения и функционирования ЭВМЛекция 6Триггеры и регистры профессор ГУ-ВШЭ, доктор технических наукГеннадий Михайлович Алакоз

  2. Двухполупериодныйтриггер • Информация в двухполупериодном или двухступенчатом триггере продвигается только до внутренних выходов в первыйполупериод, и только на выходе появляется следующий момент времени. • Если C – 0, то ни одно событие R и S не может повлиять на состояние выхода. C – Фаза C – Противофаза t

  3. Двухполупериодный RS-триггер & & R 1 1 Q C 1 1 & & S Q S

  4. RS-триггер с сигналами обратной связи & & R 1 1 Q C 1 1 & & S Q S

  5. Асинхронные сигналы R & & R 1 1 Q C 1 1 & & S Q S S

  6. Условные обозначения S TT Q Q S TT Q Q S C R J C K R R TT – ДПП (Двухполупериодный)‏ R, S – RS-триггер C – синхронный S, R – произвольная установка 0 и 1 J, K – JK триггер

  7. Подача сигнала через инвертор S C R TT Q Q D D-триггер

  8. T-триггер со счетным входом S C R TT Q Q T

  9. Организация работы операционного устройства‏ Последовательность действий 1. Вызов команды 2. Вызов x1 (RG = [Ax1])‏ 3. Ак = Ак + RG 4. Вызов x2 (RG = [Ax2])‏ 5. Ак = Ак + RG 6. [Asum] = Ак >= 6 тактов КОП RG ОУ / / n n Ак Выход Команда ADD

  10. Схема работы P ОЗУ D Адрес x1 x1 ADD УУ RGp RG ПЗУ ОУ АК ADD

  11. Центральные понятия ВТ • Имя программы – адрес хранения первой команды программы в ОЗУ. • Команда (код операции) – начальный адрес микропрограммыисполнения команды • Несовместимость процессоров заключается в различных кодах операции. • Из приведенной схемы видно, что общий принцип работы машины таков: “Делай то, что находится по этому адресу над тем, что находится по другомуадресу”

  12. Временное хранение и преобразование информации 1 0 1 1 S S S S JK JK JK JK Q Q Q Q Q Q MS MS MS MS u

  13. Коммутация Коммутация на примере 32-разрядного процессора • Для сумматора требуются Aк, КОП, A1, A2, A3, D1, D2, D3. • 8*32 = 256, 256 * 1,25 мм = 320 • 320 + расстояние между проводниками => ~620мм в периметре. • Чем разветвленнее системы внутренних и внешних коммутаци процессора, тем эффективнее загружено ОУ.

More Related