Download
1 / 10
100 likes | 278 Views
EDA 实验. 【 实验 6】 含有 FIFO 存储器的 A/D 采样控制电路设计. 实验目的. 掌握 LPM 模块 VHDL 元件定制，调用和使用方法； 熟悉含有 LPM 模块的 VHDL 电路描述程序的设计、 编译和硬件实验流程； 了解 HDL 文本描述与原理图混合设计方法。. 实验原理. 在理论课中对 FIFO 的 A/D 采样控制电路系统 AD_FIFO 的 工作原理做了详细说明。也介绍了对于 LPM 原理图的调用方法， 事实上对于 LPM 库中的系统模块，也可以作为一个底层元件设计
E N D
EDA实验 【实验6】含有FIFO存储器的A/D采样控制电路设计
实验目的 掌握LPM模块VHDL元件定制，调用和使用方法； 熟悉含有LPM模块的VHDL电路描述程序的设计、 编译和硬件实验流程； 了解HDL文本描述与原理图混合设计方法。
实验原理 在理论课中对FIFO的A/D采样控制电路系统AD_FIFO的 工作原理做了详细说明。也介绍了对于LPM原理图的调用方法， 事实上对于LPM库中的系统模块，也可以作为一个底层元件设计 用HDL的文本方式进行调用。在Mux+plusII中可调用LPM的HDL 语言有AHDL、VHDL和Verlog三种，我们实验使用VHDL调用 LPM模块，在本次实验中将提到字符串等数据类型的应用。 如果要将LPM的某一兆功能块；如LPM_ROM，LPM_RAM LPM_FIFO作为自己以 VHDL表述的设计项目中的一个元件，可以首先由Mux+plusII 内带的兆功能块处理器， 根据项目需要对LPM块的参数作适当设置，由此生成一个特定的 LPM_FIFO文本表述， 最后利用元件例化语句，在顶层设计中调用该模块。
实验步骤 1、为本项设计建立文件夹 2、输入设计项目和存盘 定制FIFO： （1）打开Mux+plusII，选菜单 FileMega Wizard Plug-In Manager，在弹出的LPM定制界面选择“Creat a new custom…”， 然后按NEXT键，在弹出的界面左侧第一栏中打开Storage（存储器 再选择LMP-FIFO+，在右上角选择Cyclone器件， 然后在BROWS下的栏中键入文件名fifo2.vhd，及其存储路径， 然后点NEXT； （2）在弹出的窗口中，选择FIFO的数据宽度为8，深度为512， 即此FIFO能存储8位二进制数据共512个，然后点击NEXT； （3）选择界面左侧的FIFO端口：8位数据输入输出端口data[7..0] 和g[7..0]，对clock同步的数据写入和读出请求：wrreg和rdreg， 存储数据溢出信号full；点击NEXT，在界面中选择Area面积优化 方式，即要求综合器和适配器更有效的利用逻辑资源而忽略电路 速度的约束，点击Finish，完成fifo2.vhd。
实验步骤 3、将设计项目设置成工程文件 将测频控制器设置为工程文件。 4、选择目标器件并编译 如果发现有错，排除错误后再次编译。
实验步骤 5、时序仿真 接下来应该测试设计项目的正确性，即逻辑仿真，具体步骤如下： （1）建立波形文件。用输入总线的方式给出输入信号仿真数据。 （2）输入信号节点。 （3）设置波形参量。 （4）设定仿真时间宽度 (5）加上输入信号。 （6）波形文件存盘。 （7）运行仿真器。 （8）观察分析波形。
实验步骤 6、引脚锁定 在锁定引脚后必须再通过MAX+plusII的 Compiler选项，对文件从新进行编译一次， 以便将引脚信息编如入下载文件中。 7、编程下载 硬件实测逻辑功能。
实验器材 计算机、GW48系列EDA实验开发系统各一台。
预习要求 预习教科书相关内容 完成实验步骤 画出相关实验原理图
思考题 整理实验报告。 总结实验现象
