行政院國家科學委員會 子計畫三：可攜式視訊單晶片中系統層面功率消耗探究平台之研究

1. Executable Spec. Resource Library Energy-aware Hardware Partitioning Power Library Communication SA Exploration Algorithm Comm. Parameters Advanced Trace-driven Estimation System Architectures Main Menu Toolbar File View Cfg View Message Window Status Bar 圖八：設計自動化工具 行政院國家科學委員會 子計畫三：可攜式視訊單晶片中系統層面功率消耗探究平台之研究 Research of System-Level Power Exploration for Portable Video Processing SoC 計畫主持人：成功大學 邱瀝毅教授 計畫日期：2005年8月1日~2008年7月31日 一、計劃摘要 子計畫三主要目的是在於發展一個前瞻性的系統階層功率探勘方法，其以功率消耗為主要考量探索系統設計的空間，縮短演算法與架構設計來回的時間，達到有效率的低功率系統架構的設計。此計畫所發展的探勘方法可供相關之應用單晶片系統使用。 圖四：能量消秏(變動R) 圖五：能量消秏(變動W) 註：WCET：最差執行時間，BCES：最佳執行時間， R：WCET/BCET，W：工作負載。 • 二、研究方法與成果 • 路徑追蹤之功率估算(Trace-Driven Power Estimation, TPE)： • TPE為預測系統功率消耗有效的方法，幫助系統設計者在早期設計流程中，觀察到功率消耗的影響，避免因功率消耗問題，而必須從後端設計流程中折回、重新更改系統的窘境。 • 針對多電源系統的同時排程和電壓分派 • 提出一高階層排程和電壓指派演算法，藉由規劃硬體資源的操作電壓來減少功率消秏。 圖六：能量節省在八個訊號處理單元 註：ILP：整數線性規劃 圖一：效能評估 圖二：轉換頻率評估 • 系統階層功率探勘與設計自動化工具： • 系統階層功率探勘自動化工具提供設計者系統切割和連接架構探勘。包含以下特性:1)支援能耗導向系統階層硬體切割;2)提供匯流排連接架構探勘;3)提供行為階層(Behavior)至傳輸階層(Transaction)SystemC模組的轉換 • 能耗導向系統階層硬體分割演算法(Energy-aware Hardware Partition algorithm, EHPA)： • 針對可執行的規格(executable specification)發展能降低能量消耗導向的硬體切割演算法，以幫助設計者於設計初期，進行功率管理系統的探勘和建置。另ㄧ方面，設計者可進行設計空間的探勘，進而有效率地完成一低功率消耗設計。 圖七：系統階層功率探勘 圖三：EHPA 產生之Pareto-Optimizations • 發展功率管理機制及針對多電源硬體分割演算法 • 動態電壓及頻率排程器 • 提出一個即時系統的動態電壓功率調整演算法(ALA_EDF)。這個演算法藉由有效地系統負載估算和聰明的系統資源配置來達到功率節省的目的。