1 / 15

Двухразрядный параллельный преобразователь для конвейерного АЦП

Двухразрядный параллельный преобразователь для конвейерного АЦП. Д.В. Морозов, М.М. Пилипко, И.М. Пятак ФГБОУ ВПО «Санкт-Петербургский государственный политехнический университет». Содержание. Введение Конвейерный АЦП КМОП инвертор как компаратор Существующее решение

trinh
Download Presentation

Двухразрядный параллельный преобразователь для конвейерного АЦП

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Двухразрядный параллельный преобразователь для конвейерного АЦП Д.В. Морозов, М.М. Пилипко, И.М. Пятак ФГБОУ ВПО «Санкт-Петербургский государственный политехнический университет»

  2. Содержание • Введение • Конвейерный АЦП • КМОП инвертор как компаратор • Существующее решение • Предлагаемое решение • Сравнение компараторов • Шифратор двухразрядного АЦП • Тестовая схема АЦП • Топология кристалла, схема экспериментальной установки • Результаты эксперимента • Заключение

  3. Конвейерный АЦП • 2≤n≤4 • Pкомп+Pделитель>>Pшифр ; Sкомп+Sделитель>>Sшифр

  4. КМОП инвертор как компаратор • Uвх>Uпер →Uвых=“0” • Uвх<Uпер→Uвых=“1”

  5. Существующее решение Nahata S., Kyusun Choi, Jincheol Yoo. A high-speed power and resolution adaptive flash analog-to-digital converter // Proc. IEEE Int. SOC Conf., 2004. P.33 – 36. Jincheol Yoo, Daegyu Lee, Kyusun Choi, Tangel A. Future-ready ultrafast 8bit CMOS ADC for system-on-chip applications // Proc. 14th Annual IEEE Int. ASIC/SOC Conference, 2001. P. 455 – 459. • Uопор = 1,2В →Uпер= {-300мВ, 0мВ, 300мВ} • tзадерж=1,2 нс

  6. Предлагаемое решение • Uопор = 1,2В →Uпер= {-300мВ, 0мВ, 300мВ} • tзадерж=1,4 нс

  7. Моделирование по постоянному току

  8. Моделирование во временной области

  9. Сравнение компараторов • Изменение Uпер: • –300(+47/-43)мВ, • 0 (+45/-42)мВ • 300 (± 71)мВ. • nmax=3 бит • Изменение Uпер: • –300(±14)мВ, • 0 (±18)мВ • 300(±14)мВ. • nmax= 6 бит

  10. Шифратор двухразрядного АЦП

  11. Моделирование схемы шифратора • tзад_out_c0 = 105 пс (T = 27ºC, tt)

  12. Тестовая схема АЦП

  13. Топология кристалла, схема экспериментальной установки

  14. Результаты эксперимента

  15. Заключение Lauri Sumanen, Mikko Waltari, CMOS DYNAMIC COMPARATORS FOR PIPELINE A/D CONVERTERS,IEEE International Symposium on Circuits and Systems, 2002. Yong Sun, Fengchang Lai, Low Power High Speed Switched Current Comparators for Current Mode ADC, International Symposium on Communications and Information Technologies, 2007. Yuh-Shyan Hwang, Jeen-Fong Lin, AN EFFICIENT POWER REDUCTION TECHNIQUE FOR FLASH ADC, IEEE International  SOC Conference, 2007. SOC Conference, 2007. • Снижение Pпотр в 4,7 раз • Эффективная разрядность 5 бит

More Related