Sekvencijski sklopovi
This presentation is the property of its rightful owner.
Sponsored Links
1 / 19

Sekvencijski sklopovi PowerPoint PPT Presentation


  • 129 Views
  • Uploaded on
  • Presentation posted in: General

Sekvencijski sklopovi. Sekvencijski logički sklopovi – posjeduju svojstvo pamćenja . Memorijska svojstva ostvaruju se na dva načina: pozitivnom povratnom vezom (statički sklopovi), skladištenjem naboja (dinamički sklopovi). Statički sekvencijski sklopovi. Radne točke:

Download Presentation

Sekvencijski sklopovi

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Sekvencijski sklopovi

Sekvencijski sklopovi

Sekvencijski logički sklopovi – posjeduju svojstvo pamćenja.

Memorijska svojstva ostvaruju se na dva načina:

  • pozitivnom povratnom vezom (statički sklopovi),

  • skladištenjem naboja (dinamički sklopovi).


Stati ki sekvencijski sklopovi

Statički sekvencijski sklopovi

Radne točke:

  • A i B - stabilna stanja,

  • C - nestabilno (metastabilno) stanje.

Prema načinu okidanja – SR, JK, T, D bistabili.


Stati ki asinkroni sr bistabil

Statički asinkroni SR-bistabil


Stati ki upravljani sinkroni sr bistabil

Statički upravljani (sinkroni) SR-bistabil

f – impulsi takta


Ispravnost rada sinkronog sr bistabila

Ispravnost rada sinkronog SR-bistabila

Promjena izlaznog napona s dimenzijama serijskih tranzistora T5 i T6.


Vremenski odziv sinkronog sr bistabila

Vremenski odziv sinkronog SR-bistabila


Bistabil temeljen na multipleksoru

Bistabil temeljen na multipleksoru

Ispravnost rada ne ovisi o dimenzijama tranzistora.

Uz f = 1 - bistabil je transparentan.

Uz f = 0 - bistabil je u stanju čekanja.

s prijenosnim CMOS sklopovima

s prijenosnim tranzistorima


Jednostavni bistabili engl latch

Jednostavni bistabili (engl. latch)

Upravljani su s visokom ili niskom razinom impulsa takta.

Problem utrke kod jednostavnog bistabila


Bridom okidani bistabili engl flip flop

Bridom okidani bistabili(engl. flip‑flop)

Karakteristična vremena:

  • vrijeme postavljanja ts (engl. set‑up time)

  • vrijeme držanja th (engl. hold time)

  • vrijeme kašnjenja bistabilatdB(engl. delay time)

Minimalna perioda impulsa takta sekvencijskog logičkog sklopa:


Dvostruki d bistabil

Dvostruki D-bistabil

Sastoji se od dva jednostavna bistabila: glavnog (engl. master) i pomoćnog (engl. slave).

Procjena vremena:


Spice analiza vremena postavljanja

SPICE analiza vremena postavljanja


Spice analiza vremena ka njenja

SPICE analiza vremena kašnjenja

Impuls takta uf mijenja se 200 ps nakon promjene ulaznog napona uD. Vremena kašnjenja su tdBNV= 103 ps i tdBVN= 126 ps.


Neidealni impulsi takta

Neidealni impulsi takta

Zbog različitih dužina prospojnih linija i njihovih parazitnih kapaciteta dolazi do pomaka impulsa takta (engl. clock skew). Rezultat je preklapanja impulsa takta  i .

Primjer: uz preklapanje

  • oba bistabila su transparentna

  • ulazi invertora I1 i I3 istovremeno su upravljani s izlazima T1 i I2, odnosno T3 i I4, te su naponi u tim točkama nedefinirani.


Dvofazni impulsi takta

Dvofazni impulsi takta

Rješenje problema preklapanja impulsa takta: korištenje dva nepreklapajuća impulsa takta (dvofazni impulsi) f1 i f2.

Uzf1=f2= 0svi su prijenosni tranzistori isključeni – svojstva dinamičkog sklopa. Ovisno o logičkim razinama impulsa takta bistabil radi kao statički i dinamički sklop - pseudostatički bistabil.


Dinami ki sekvencijski sklopovi

Dinamički sekvencijski sklopovi

Dinamički sekvencijski sklopovi - jednostavniji su od statičkih.

Rad im temelji na skladištenju naboja - memoriranje podataka je vremenski ograničeno (trajanje reda veličine milisekundi).

Prvenstveno se koriste u sinkroniziranim strukturama koje su stalno upravljane s impulsima takta.

Primjer: dvostruki dinamički D‑bistabil s prijenosnim sklopovima.


Taktni cmos bistabil

Taktni CMOS bistabil

Taktni CMOS bistabil (engl. clocked CMOS – C2MOS) - dinamički bistabil neosjetljiv na preklapanje impulsa takta  i .


Pravi jednofazni taktni bistabil

Pravi jednofazni taktni bistabil

Jednofazni taktni bistabil (engl. true single‑phase clocked ragistar – TSPCR). - koristi samo impuls takta , ali ne i njegov koplement .

pozitivni bistabil

negativni bistabil

Dvostruki bistabil realizira se serijskim spajanjem pozitivnog i negativnog bistabila.


Uklju enje logi ke funkcije

Uključenje logičke funkcije

U strukturu TSPC bistabila može se ugraditi logička funkcija.


  • Login