1 / 108

TMS320F2812 串行外设接口 Serial Peripheral Interface (SPI)

TMS320F2812 串行外设接口 Serial Peripheral Interface (SPI). 什么是 SPI. SPI 接口的全称是 “Serial Peripheral Interface”, 意为串行外围接口 , 是 Motorola 首先在其 MC68HCXX 系列处理器上定义的。 SPI 接口主要应用在 EEPROM,FLASH, 实时时钟 ,AD 转换器 , 还有数字信号处理器和数字信号解码器之间。 (AD7705 、 AD1255 、 MAX7219)

talbot
Download Presentation

TMS320F2812 串行外设接口 Serial Peripheral Interface (SPI)

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. TMS320F2812串行外设接口Serial Peripheral Interface(SPI)

  2. 什么是SPI • SPI接口的全称是“Serial Peripheral Interface”,意为串行外围接口,是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM,FLASH,实时时钟,AD转换器,还有数字信号处理器和数字信号解码器之间。(AD7705、AD1255、MAX7219) • SPI接口是在CPU和外围低速器件之间进行同步串行数据传输,在主器件的移位脉冲下,数据按位传输,高位在前,低位在后,为全双工通信,数据传输速度可达到几Mbps。

  3. 串行异步通信 • 数据传输中，以帧为单位进行数据的传送。如图7.1.1所示，一帧数据由一个起始位、5-8位数据位、一个可编程校验位和一个停止位组成。

  4. 串行异步通信 • 起始位：占一位，用于实现发送和接收双发设备之间的同步。 • 数据位：包含着传输的数据信息，一般为5--8位。可编程校验位：占一位。这是用户自定义的特征位。用户可以根据发送数据的特征，对这一位进行相应的置1或清零。 • 校验位的信息和数据位的信息一起通过串行通信线发送到接收端，接收端在收到数据和校验信息位后，可以通过校验位来判别接收数据是否正确。 • 停止位：占一位。数据传输结束，发送端发送逻辑1，将通信线再次置为高电平，表示通知接收端一帧数据发送结束。直到下一帧数据到来，由起始位再次置低通信线，开始下一次数据的传输。 • 从上述可以看出，在串行异步通信过程中，发送和接收端之间的数据同步是通过数据帧中的起始位来完成的，每传输一帧数据，发送和接收端需要进行一次同步。

  5. SPI控制模式 • SPI接口是以主从方式工作的,这种模式通常有一个主器件和一个或多个从器件,其接口包括以下四种信号：（1）MOSI – 主器件数据输出,从器件数据输入（2）MISO – 主器件数据输入,从器件数据输出（3）SCLK – 时钟信号,由主器件产生（4）/SS   – 从器件使能信号,由主器件控制

  6. SPI工作时序 • SPI接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位,在主器件产生的从器件使能信号和移位脉冲下,按位传输,高位在前,低位在后。

  7. F2812的串行外设接口 • F2812的SPI是一个高速同步的串行输入/输出接口。 • SPI通常用于DSP和外设或其他处理器进行通信，主要应用于显示驱动器、ADC等器件之间。也可以采用主/从模式实现多处理器的通信。

  8. 在采用SPI 实现数据通信过程中，在多个SPI 器件互联的系统中其中一个设备必须设置成Master 模式，其它设置为Slave 模式。主设备驱动总线上的时钟信号为其它从设备提供通信时钟

  9. SPI的操作 • 主模式（MASTER/SLAVE=1） • SPI在SPICLK引脚为整个串行通信网络 提供时钟。 • 数据从SPISIMO引脚输出，并锁存SPISOMI引脚上输入的数据。 • 从模式 （MASTER/SLAVE=0） • SPICLK引脚为串行移位时钟的输入，该时钟由网络主控制器提供。 • SPISOMI引脚为数据输出引脚，SPISIMO引脚为数据输入引脚。

  10. SPI 设备可以有以下几种工作模式： • 􀁺 Master 发送数据，Slave 发送伪数据； • 􀁺 Master 发送数据，其中一个Slave 发送数据 • 􀁺 Master 发送伪数据，其中一个Slave 发送数据；

  11. SPI 模块功能概述 • 在简单工作模式下，SPI可以通过移位寄存器实现数据交换，SPI通过SPIDAT寄存器移入或移出数据。 • 此外还可以通过可编程寄存器设置SPI接口的工作方式。在发送数据帧的过程中将16位的数据发送到SPITXBUF缓冲，直接从SPIRXBUF读取接收到的数据帧

  12. C28x的SPI有两种操作模式： • “基本操作模式” 在基本操作模式下，接收操作采用双缓冲，也就是在新的接收操作启动时CPU可以暂时不读取SPIRXBUF中接收到的数据，但是在新的接收操作完成之前必须读取SPIRXBUF，否则将会覆盖原来接收到的数据。在这种模式下，发送操作不支持双缓冲操作。在下一个字写到SPITXDAT寄存器之前必须将当前的数据发送出去，否则会导致当前的数据损坏。由于主设备控制SPICLK时钟信号，它可以在任何时候配置数据传输。 • “增强的FIFO缓冲模式” 在增强的FIFO缓冲模式下，用户可以建立16级深度的发送和接收缓冲，而对于程序操作仍然使用SPITXBUF和SPIRXBUF寄存器。这样可以使SPI具有接收或发送16次数据的能力。此种模式下还可以根据两个FIFO的数据装载状态确定其中断级别

  13. C28x的SPI接口特点

  14. C28x的SPI接口特点

  15. SPI 的数据传输 • SPI主设备负责产生系统时钟，并决定整个SPI网络的通信速率。由于所有的SPI设备都采用相同的接口方式，可以通过调整处理器内部寄存器改变时钟的极性和相位 • 由于SPI器件并不一定遵循同一的标准，比如EEPROM，DAC，ADC，实时时钟，温度传感器等器件的SPI接口的时序都有所不同，为了能够满足不同的接口需要采用时钟的极性和相位可配就能够调整SPI的通信时序。

  16. SPI设备传输数据过程中总是先发送或接收高字节数据，每个时钟周期接收器或收发器左移一位数据。对于小于16位的数据在发送之前必须左对齐，如果接收的数据小于16位则采用软件将无效的数据位屏蔽。SPI设备传输数据过程中总是先发送或接收高字节数据，每个时钟周期接收器或收发器左移一位数据。对于小于16位的数据在发送之前必须左对齐，如果接收的数据小于16位则采用软件将无效的数据位屏蔽。

  17. SPI接口有主和从两种操作模式，MASTER / SLAVE位(SPICTL.2)选择操作模式以及SPICLK信号的来源。

  18. 主控制器模式 • 工作在主模式下(MASTER/SLAVE = 1)，SPI在SPICLK引脚为整个串行通信网络提供时钟。 • 数据从SPISIMO引脚输出，并锁存SPISOMI引脚上输入的数据。SPIBRR寄存器确定通信网络的数据传输的速率，通过SPIBRR寄存器可以配置126种不同的数据传输率。

  19. 写数据到SPIDAT或SPITXBUF寄存器启动SPISIMO引脚上的数据发送，首先发送的是最高有效位(MSB)。写数据到SPIDAT或SPITXBUF寄存器启动SPISIMO引脚上的数据发送，首先发送的是最高有效位(MSB)。 • 同时，接收的数据通过SPISOMI引脚移入SPIDAT的最低有效位。 • 当传输完特定的位数后，接收到的数据被发送到SPIRXBUF寄存器，以备CPU读取。 • 数据存放在SPIRXBUF寄存器中，采用右对齐的方式存储。

  20. 当指定数量的数据位已经通过SPIDAT位移位后，则会发生下列事件：当指定数量的数据位已经通过SPIDAT位移位后，则会发生下列事件： • SPIDAT中的内容发送到SPIRXBUF寄存器中。 • SPI INT FLAG位(SPISTS.6)置1。 • 如果在发送缓冲器SPITXBUF中还有有效的数据（SPISTS寄存器中的TXBUFFULL位标示是否存在有效数据），则这个数据将被传送到SPIDAT寄存器并被发送出去。否则所有位从SPIDAT寄存器移出后，SPICLK时钟立即停止； • 如果SPI INT ENA位(SPICTL.0)置1，则产生中断； • 在典型应用中，SPISTE引脚作为从SPI控制器的片选控制信号，在主SPI设备同从SPI设备之间传送信息的过程中，SPISTE置成低电平；当数据传送完毕后，该引脚置高。

  21. 从设备模式 • 在从模式中(MASTER/SLAVE = 0)，SPISOMI引脚为数据输出引脚， SPISIMO引脚为数据输入引脚。 • SPICLK引脚为串行移位时钟的输入，该时钟由网络主控制器提供，传输率也由该时钟决定。SPICLK输入频率应不超过CLKOUT频率的四分之一

  22. 当从SPI设备检测到来自网络主控制器的SPICLK信号的合适时钟边沿时，已经写入SPIDAT或SPITXBUF寄存器的数据被发送到网络上。当从SPI设备检测到来自网络主控制器的SPICLK信号的合适时钟边沿时，已经写入SPIDAT或SPITXBUF寄存器的数据被发送到网络上。 • 要发送字符的所有位移出SPIDAT寄存器后，写入到SPITXBUF寄存器的数据将会传送到SPIDAT寄存器。 • 如果向SPITXBUF写入数据时没有数据发送，数据将立即传送到SPIDAT寄存器。为了能够接收数据，从SPI设备等待网络主控制器发送SPICLK信号，然后将SPISIMO引脚上的数据移入到SPIDAT寄存器中。 • 如果从控制器同时也发送数据，而且SPITXBUF还没有装载数据，则必须在SPICLK开始之前把数据写入到SPITXBUF或SPIDAT寄存器。

  23. 当TALK位(SPICTL.1)清零，数据发送被禁止，输出引脚(SPISOMI)处于高阻状态。当TALK位(SPICTL.1)清零，数据发送被禁止，输出引脚(SPISOMI)处于高阻状态。 • 如果在发送数据期间将TALK位(SPICTL.1)清零，即使SPISOMI引脚被强制置成高阻状态也要完成当前的字符传输。这样可以保证SPI设备能够正确的接收数据。 • 这个TALK位允许在网络上有许多个从SPI设备，但在某一时刻只能有一个从设备来驱动SPISOMI。

  24. SPISTE引脚用作从动选择引脚时，当SPISTE引脚为低时，允许从SPI设备向串行总线发送数据。当SPISTE为高电平时，从SPI串行移位寄存器停止工作，串行输出引脚被置成高阻状态。SPISTE引脚用作从动选择引脚时，当SPISTE引脚为低时，允许从SPI设备向串行总线发送数据。当SPISTE为高电平时，从SPI串行移位寄存器停止工作，串行输出引脚被置成高阻状态。 • 在同一网络上可以连接多个从SPI设备，但同一时刻只能有一个设备起作用。

  25. SPI FIFO的描述 C28X的端口支持一个16级的收发FIFO,以减少CPU的开销； 什么是FIFO？ FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

  26. SPI FIFO的描述

  27. SPI FIFO的描述 上电复位时，SPI工作在标准SPI模式，禁止FIFO功能。FIFO的寄存器SPIFFTX、SPIFFRX和SPIFFCT不起作用。 通过将SPIFFTX寄存器中的SPIFFEN置1，使能FIFO模式。SPIRST能在操作的任意阶段复位FIFO模式。 缓冲器：发送和接收器使用两个16*16FIFO。 延时发送：FIFO的发送速率可编程；便于SPI与许多速率较慢的外设接口； FIFO状态位可定义FIFO中可获得的字的数量。

  28. FIFO 操作 • 系统在上电复位时，SPI工作在标准SPI模式，禁止FIFO功能 • 通过将SPIFFTX寄存器中的SPIFFEN的位置为1，使能FIFO模式。SPIRST能在操作的任一阶段复位FIFO模式。

  29. FIFO模式有两个中断，一个用于发送FIFO、 SPITXINT，另一个用于接收FIFO、SPIINT/SPIRXINT。 • 对于SPI FIFO接收来说，当SPI FIFO接收信息，产生接收错误或者接收FIFO溢出都会产生SPIINT/SPIRXINT中断。 • 对于标准SPI的发送和接收，唯一的SPIINT将被禁止且这个中断将服务于SPI接收FIFO中断。发送和接收都能产生CPU中断。

  30. 一旦发送FIFO状态位TXFFST (位12–8)和中断触发级别位TXFFIL (位4–0 )匹配，就会触发中断。这给SPI的发送和接收提供了一个可编程的中断触发器。接收FIFO的触发级别位的缺省值是0x11111 ，发送FIFO的触发级别位的缺省值是0x00000

  31. 发送和接收缓冲器使用两个16x16FIFOs，标准SPI功能的一个字的发送缓冲器作为在发送FIFO和移位寄存器间的一个发送缓冲器 。移位寄存器的最后一位被移出后，这个一字发送缓冲器将从发送FIFO装载。FIFO中的发送字发送到发送移位寄存器的速率是可编程的。 • SPIFFCT寄存器位 (7–0) FFTXDLY7–FFTXDLY0定义了在两个字发送间的延时。这个延时以SPI串行时钟周期的数量来定义。 • 该8位寄存器可以定义最小0个串行时钟周期的延迟和最大256个串行时钟周期的延时。 • 该可编程延时的特点，使得SPI接口可以同许多速率较慢的SPI外设如EEPROMs、ADC、 DAC等方便的直接连接。

  32. 发送和接收FIFOs 都有状态位TXFFST或RXFFST (位12– 0) ，状态位定义任何时刻在FIFO中可获得的字的数量。当发送FIFO复位位TXFIFO和接收复位位RXFIFO被设置为1时，将使FIFO指针指向0。一旦这两个复位位被清除为0，则FIFO将重新开始操作。

  33. SPI 寄存器

  34. SPI 配置控制寄存器(SPICCR)

  35. SPI 操作控制寄存器(SPICTL)

  36. SPI 状态寄存器(SPISTS)

  37. SPI 波特率设置寄存器(SPIBRR) • SPI模块支持125种不同的波特率和4种不同的时钟方式。当SPI工作在主模式时，SPICLK引脚为通信网络提供时钟；当SPI工作在从模式时，SPICLK引脚接收外部时钟信号。 • 在从模式下，SPI时钟的SPICLK引脚使用外部时钟源，而且要求该时钟信号的频率不能大于CPU时钟的四分之一； • 在主动模式下，SPICLK引脚向网络输出时钟，且该时钟频率不能大于LSPCLK频率的四分之一；

  38. SPI 串行接收缓冲寄存器 (SPIRXBUF) • SPIRXBUF包含有接收到的数据，读SPIRXBUF会清除SPI INT FLAG 位(SPISTS.6)

  39. SPI 串行发送缓冲寄存器(SPITXBUF)

  40. SPIFFTX 寄存器

  41. SPIFFRX 寄存器

  42. SPIFFCT 寄存器

  43. 应用实例 • TLV5617A 是带有灵活3 线串行接口的双10 位电压输出数/模转换器DAC 。 • 双10位电压输出数/模转换器（DAC） • 可编程的内部基准 • 可编程的稳定时间 • 快速方式2.5us • 慢速方式12us • 可与TMS320 和SPITM 串行端口兼容 • 差分非线性<0.2 LSB（典型值）

More Related