第
This presentation is the property of its rightful owner.
Sponsored Links
1 / 131

第 3 章 组合逻辑电路 PowerPoint PPT Presentation


  • 130 Views
  • Uploaded on
  • Presentation posted in: General

第 3 章 组合逻辑电路. 第 3 章 组合逻辑电路. 3.1 概述 3.2 组合逻辑电路的分析方法和设计方法 3.3 若干常用的组合逻辑电路. 返 回 主 目 录. 第 3 章 组合逻辑电路. 3.1 概 述. 组合逻辑电路. 数字逻辑电路按逻辑功能分为. 时序逻辑电路. 一、组合逻辑电路的特点 功能特点:任一时刻的输出仅仅取决于该时刻的输入,而与 电路原来的状态无关。 结构特点:由门构成,不包含存储单元。. …. …. ….

Download Presentation

第 3 章 组合逻辑电路

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


3

第3 章 组合逻辑电路

第 3 章 组合逻辑电路

3.1 概述

3.2 组合逻辑电路的分析方法和设计方法

3.3 若干常用的组合逻辑电路

返 回 主 目 录


3

第3 章 组合逻辑电路

3.1 概 述

组合逻辑电路

数字逻辑电路按逻辑功能分为

时序逻辑电路

一、组合逻辑电路的特点

功能特点:任一时刻的输出仅仅取决于该时刻的输入,而与

电路原来的状态无关。

结构特点:由门构成,不包含存储单元。


3

ym = fm( a1、 a2、 an )

y2 = f2( a1、 a2、 an )

y1 = f1( a1、 a2、 an )

.

.

.

y1、y2、 ym 为输出变量

a1、a2、 an 为输入变量

第3 章 组合逻辑电路

二、组合逻辑电路逻辑功能的描述

组合逻辑电路的框图

输出与输入变量之间的逻辑关系的函数关系式:


3

第3 章 组合逻辑电路

3.2 组合逻辑电路的分析方法和设计方法

3.2.1 组合逻辑电路的分析方法

组合逻辑电路的分析:已知逻辑图,求功能。

一般分析步骤:

变形为与或式

由输入端到输

据输出与输

入的取值规律

出端逐级进行


3

=

Y =

1

1

A

A B

Y

.

&

&

&

Y

B

A

A

A

B

B

B

B

B

B

B

B

+

AB

AB

AB

AB

A

A

A

A

A

.

第3 章 组合逻辑电路

[例] 试分析图示电路的逻辑功能。

B

A

解:

1、由逻辑图写出逻辑函数式

2、由逻辑函数式列出真值表

3、功能说明

0

0

0101

0011

实现异或功能。

11


3

D

D

D

B

B

D

D

D

B

C

.

B

= DCA + DCB + DCB

D

D

D

A

C

C

C

C

A

C

A

C

B

D

D

B

C

D

B

D

C

.

.

Y1 = DCA DCB DCB

.

Y2 = DC DBA

DC

DC

C

C

B

B

Y2

Y1

Y0

.

Y0 = DB DC

= DB + DC

.

.

.

DBA

DBA

D

C

A

第3 章 组合逻辑电路

[例] 试分析图示电路的逻辑功能,指出该电路的用途。

B

C

D

C

D

A

D

D

B

解:由逻辑图写出逻辑函数式

= DC + DBA


3

Y2 Y1 Y0

D C B A

= DC + DBA

.

Y2 = DC DBA

第3 章 组合逻辑电路

2、由逻辑函数式列出真值表

00000000000

0000000011111111

0000111100001111

0011001100110011

0101010101010101

1

1111


3

Y2 Y1 Y0

D C B A

= DCA + DCB + DCB

.

.

Y1 = DCA DCB DCB

第3 章 组合逻辑电路

2、由逻辑函数式列出真值表

000000

00000000000

0000000011111111

0000111100001111

0011001100110011

0101010101010101

1

1

1

1

1

00000

1

1111


3

Y2 Y1 Y0

D C B A

.

Y0 = DB DC

= DB + DC

第3 章 组合逻辑电路

2、由逻辑函数式列出真值表

11

000000

00000000000

0000000011111111

0000111100001111

0011001100110011

0101010101010101

11

11

0000000000

1

1

1

1

1

00000

1

1111


3

Y2 Y1 Y0

D C B A

第3 章 组合逻辑电路

2、由逻辑函数式列出真值表

11

000000

00000000000

0000000011111111

0000111100001111

0011001100110011

0101010101010101

3、功能说明

11

当 DCBA 表示的二进制数小于或

等 于 5 时,Y 0 = 1;

当 DCBA 表示的二进制数 在 6 和

10 之间 时,Y 1 = 1;

当 DCBA 表示的二进制数大于或

等于11 时,Y 2 = 1。

即判断4位二进制数的数值范围。

11

0000000000

1

1

1

1

1

00000

1

1111


3

卡诺图化简求 函数最简式 ,并变换成所用门的表示形式

第3 章 组合逻辑电路

3.2.2 组合逻辑电路的设计方法

组合逻辑电路的设计:根据功能要求求电路。

用门进行组合逻辑电路设计的一般设计步骤:

确定输入、输出

变量及其因果关

系;规定0、1所

表示的状态

选定门

的类型


3

正常工作状态

R

A

G

R

A

G

R

R

R

R

R

R

A

A

A

A

A

A

G

G

G

G

G

G

故障状态

R

A

G

第3 章 组合逻辑电路

[例 ] 设计一个监视交通信号灯工作状态的逻辑电路。每一

组信号灯由红、黄、绿三盏灯组成,如图所示。正常工作情况

下,任何时刻必有一盏灯点亮,而且只允许一盏灯点亮。而当出

现其他五种点亮状态时,电路发生故障,发出故障信号。用与非

门和非门实现。

解:

1、确定输入、输出变量

输入变量为红、黄、绿三盏灯,用R、A、G 表示,规定

灯亮时为1、不亮时为0;输出变量为故障信号,用 Z 表示,规

定正常工作时为0,发生故障时为 1。


3

真 值 表

R A G

Z

AG

01

11

10

00

R

.

.

.

= RAG RA RG AG

0

1

= RAG + RA + RG + AG

Z = RAG + RA + RG + AG

第3 章 组合逻辑电路

2、依输出、输入变量的逻辑关系,列出真值表

3、由真值表作出逻辑函数的

卡若图,求出最简与或式并变换

成与非—与非式

01010101

00001111

00110011

1

0

0

1

0

1

0

1

0

1

1

1

0

1

1

1


3

用3个非门分别实现 R 、A、G

.

.

.

= RAG RA RG AG

1

1

1

Z

第3 章 组合逻辑电路

4、由逻辑函数式画出逻辑图

R

A

G


3

用1个与非门实现 RAG

.

.

.

= RAG RA RG AG

1

1

1

&

Z

第3 章 组合逻辑电路

4、由逻辑函数式画出逻辑图

R

A

G


3

用1个与非门实现 RA

.

.

.

= RAG RA RG AG

1

1

1

&

&

Z

第3 章 组合逻辑电路

4、由逻辑函数式画出逻辑图

R

A

G


3

.

.

.

= RAG RA RG AG

1

1

1

&

&

&

Z

用1个与非门实现 RG

第3 章 组合逻辑电路

4、由逻辑函数式画出逻辑图

R

A

G


3

.

.

.

= RAG RA RG AG

1

1

1

&

&

&

&

Z

用1个与非门实现 AG

第3 章 组合逻辑电路

4、由逻辑函数式画出逻辑图

R

A

G


3

.

.

.

= RAG RA RG AG

1

1

1

&

&

&

&

&

Z

第3 章 组合逻辑电路

4、由逻辑函数式画出逻辑图

用1个与非门实现 Z

R

A

Z

G


3

1

1

1

&

&

&

&

&

第3 章 组合逻辑电路

4、由逻辑函数式画出逻辑图

R

A

Z

G


3

真 值 表

A B C

X Y Z

第3 章 组合逻辑电路

[例 ] 设计一个将3位二进制数码转换为3位循环码的逻辑电路。

解:

1、确定输入、输出变量

输入变量——3位二进制数,用A、B、C表示;

输出变量——3位循环码,用X、Y、Z 表示。

2、依输出、输入变量的逻辑关系,列出真值表

01010101

00001111

00110011

00001111

00111100

01100110


3

BC

BC

BC

01

01

01

11

11

11

10

10

10

00

00

00

A

A

A

0

0

0

真 值 表

1

1

1

A B C

X Y Z

X

Z

Y

01010101

00001111

00110011

00001111

00111100

01100110

第3 章 组合逻辑电路

3、由真值表作出逻辑函数的卡若图,求出最简与或式并变形

0 0

0 0

1 1

1 1

1 1

0 0

0 0

1 1

0 1

0 1

0 1

0 1


3

BC

BC

BC

01

01

01

11

11

11

10

10

10

00

00

00

A

A

A

0

0

0

Z = BC + BC = B⊕C

Y = AB + AB = A⊕B

1

1

1

Z

Y

X

第3 章 组合逻辑电路

3、由真值表作出逻辑函数的卡若图,求出最简与或式并变形

X = A

0 0

0 0

1 1

1 1

1 1

0 0

0 0

1 1

0 1

0 1

0 1

0 1


3

BC

BC

BC

01

01

01

11

11

11

10

10

10

00

00

00

A

A

A

0

0

0

Z = BC + BC = B⊕C

Y = AB + AB = A⊕B

1

1

1

Z

Y

X

=1

=1

第3 章 组合逻辑电路

3、由真值表作出逻辑函数的卡若图,求出最简与或式并变形

X = A

0 0

0 0

1 1

1 1

4、由逻辑函数式画出逻辑图

1 1

0 0

0 0

1 1

A

X

Y

B

0 1

0 1

Z

C

0 1

0 1


3

第3 章 组合逻辑电路

3.3 若干常用的组合逻辑电路

3.3.1 编码器

编码器的功能:用按一定规律排列的0和1作代码,每组代码

表示一个特定的数。

二进制编码器

二 — 十进制编码器

编码器分类

优先编码器

一、普通编码器(二进制编码器)

输入量:

I0~ I7 表示十进制数0 ~ 7,

1 输入有效。

输出量:

Y2~ Y0 表示3位二进制代码 。

3 位二进制编码器框图


3

真 值 表

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

第3 章 组合逻辑电路

二进制编码器的特点:

输入有约束,任一时刻只允许一个输入信号有效。

二进制编码器的真值表简化列写,表中每一行表示对一个输

入信号进行编码。

1

0 0 0 0 0 0 0

0 0 0

0 0 0 0 0 0 0

1

0 0 1

0 0 0 0 0 0 0

1

0 1 0

0 1 1

1

0 0 0 0 0 0 0

1

0 0 0 0 0 0 0

1 0 0

1

0 0 0 0 0 0 0

1 0 1

1 1 0

1

0 0 0 0 0 0 0

1

1 1 1

0 0 0 0 0 0 0


3

真 值 表

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

I0 I1 I2 I3 I4 I5 I6 I7

I0 I1 I2 I3 I4 I5 I6 I7

1

0 0 0 0 0 0 0

0 0 0

0 0 0 0 0 0 0

1

0 0 1

+ I0 I1 + I2 I1 + I3 I1 + I4 I1 + I5 I1 + I6 I1 + I7 I1

=

0 0 0 0 0 0 0

1

0 1 0

0 1 1

1

0 0 0 0 0 0 0

= I1(

I0 I2 I3 I4 I5 I6 I7

+ I0 + I2 + I3 + I4 + I5 + I6 + I7 )

1

0 0 0 0 0 0 0

1 0 0

1

0 0 0 0 0 0 0

1 0 1

1 1 0

1

0 0 0 0 0 0 0

1

1 1 1

0 0 0 0 0 0 0

第3 章 组合逻辑电路

用公式化简法利用约束条件,求出最简函数式:

如:

= I1


3

真 值 表

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

1

0 0 0 0 0 0 0

0 0 0

0 0 0 0 0 0 0

1

0 0 1

0 0 0 0 0 0 0

1

0 1 0

0 1 1

1

0 0 0 0 0 0 0

1

0 0 0 0 0 0 0

1 0 0

1

0 0 0 0 0 0 0

1 0 1

1 1 0

1

0 0 0 0 0 0 0

1

1 1 1

0 0 0 0 0 0 0

第3 章 组合逻辑电路

用公式化简法利用约束条件,求出最简函数式:

Y2 = I4 + I5 + I6 + I7

Y1 = I2 + I3 + I6 + I7

Y0 = I1 + I3 + I5 + I7


3

≥1

≥1

≥1

第3 章 组合逻辑电路

用公式化简法利用约束条件,求出最简函数式:

Y2 = I4 + I5 + I6 + I7

Y1 = I2 + I3 + I6 + I7

Y0 = I1 + I3 + I5 + I7

由函数式画出逻辑图

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0


3

第3 章 组合逻辑电路

二、优先编码器

允许同时输入两个以上编码信号,但只对其中一个优先权

最高的信号进行编码。


3

第3 章 组合逻辑电路

3.3.2 译码器

译码器的逻辑功能:

将每个输入的二进制代码译成对应的输出高、低电平信号。

二进制译码器

二—十进制译码器

译码器分类

显示译码器

一、二进制译码器(最小项译码器)

功能: 将n 位二进制代码译成 2n 个十进制数。

输入量: n 位二进制代码;

输出量: 2 n 个十进制数。

特 点: 每输入一组代码,多个输出端中仅一个输出端有输

出,可 1 有效或 0 有效。


3

3 位二进制译码器(3 线 — 8 线译码器)框图

第3 章 组合逻辑电路


3

真 值 表

输出变量—— 4 个十进制数,用Y3、Y2、Y1、Y0表示。

A1 A0 Y3 Y2 Y1 Y0

第3 章 组合逻辑电路

1、二进制译码器的设计

例 设计一个 0 输出有效的 2 线 — 4 线译码器。

(1) 确定输入、输出变量

输入变量—— 2 位二进制代码(地址码),用A1、 A0表示;

(2) 列出真值表

0

0

1

1

0

1

0

1

0

1 1 1

1 1 1

0

1 1 1

0

1 1 1

0


3

Y2 = A1 A0

Y1 = A1 A0

Y3 = A1 A0

Y0 = A1 A0

Y3 = A1 A0

Y2 = A1 A0

真 值 表

Y1 = A1 A0

A1 A0 Y3 Y2 Y1 Y0

0

0

1

1

0

1

0

1

0

1 1 1

Y0 = A1 A0

1 1 1

0

1 1 1

0

1 1 1

0

第3 章 组合逻辑电路

(3) 由真值表写出最简函数式


3

Y0 = A1 A0

Y3 = A1 A0

Y2 = A1 A0

Y1 = A1 A0

Y0

Y3

Y2

Y1

Y3 = A1 A0

Y2 = A1 A0

1

1

&

&

&

&

Y1 = A1 A0

Y0 = A1 A0

第3 章 组合逻辑电路

(3) 由真值表写出最简函数式

(4)由函数式画出逻辑图

A1

A0


3

S1

Y3

Y0

Y1

Y2

Y6

Y4

Y5

Y7

74LS138

A2

A1

A0

S2

S3

74LS138的逻辑符号

用与非门组成的3线—8线译码器74LS138

第3 章 组合逻辑电路

2、集成3位二进制译码器(3线—8线译码器)74LS138

控制输入端

地址输入端


3

当S1=0、S2+ S3=×,

各输出Y0 ~Y7均为1,译

或S1=×、S2+ S3=1时,

用与非门组成的3线—8线译码器74LS138

第3 章 组合逻辑电路

功能分析

1

(×)

1

0

码器处于被禁止状态。

×

1

0

×

( 至少一个为1 )

1

1

1

1

1


3

Y1 = A2 A1 A0 = m1

Y2 = A2 A1 A0 = m2

当S1=1、S2+ S3=0时,

Y3 = A2 A1 A0 = m3

Y4 = A2 A1 A0 = m4

Y5 = A2 A1 A0 = m5

Y6 = A2 A1 A0 = m6

Y0 = A2 A1 A0 = m0

Y7 = A2 A1 A0 = m7

用与非门组成的3线—8线译码器74LS138

第3 章 组合逻辑电路

功能分析

译码器处于工作状态,各

输出端的逻辑表达式为:

1

0

1

0


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

当S1=0、S2+ S3=×,

或S1=×、S2+ S3=1时,

各输出Y0 ~Y7均为1

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

当S1=1、 S2+ S3=0时,

译码器处于工作状态

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

1

1

0

0

0

0

1

0

0

1

1

1

0

0

1

0

1

0

1

0

1

1

0

1

0

0

1

0

1

1

1

1

0

1

1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y0 = A2 A1 A0 = m0

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

0

0

0

1

0

1

0

0

1

1

1

1

0

0

1

1

0

1

0

1

0

1

1

1

0

1

0

1

0

1

0

1

1

1

1

1

0

1

1

1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y1 = A2 A1 A0 = m1

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

0

0

0

1

0

0

1

0

0

1

1

1

1

1

0

0

1

1

1

0

1

0

1

0

1

1

1

1

0

1

0

1

1

0

1

0

1

1

1

1

1

1

0

1

1

1

1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y2 = A2 A1 A0 = m2

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

0

0

1

1

1

0

1

1

0

0

1

1

1

1

0

1

0

1

0

1

1

1

1

1

0

1

0

1

1

1

0

1

0

1

1

1

1

1

1

1

0

1

1

1

1

1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y3 = A2 A1 A0 = m3

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

0

0

0

1

0

1

1

0

1

0

0

1

1

1

1

0

1

1

0

0

1

1

1

0

1

0

1

0

1

0

1

1

1

1

1

1

0

1

0

1

1

1

1

0

1

0

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y4 = A2 A1 A0 = m4

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

0

0

0

1

0

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

0

0

1

1

1

0

1

1

0

1

0

1

0

1

1

1

1

0

1

1

0

1

0

1

1

1

1

1

0

1

0

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y5 = A2 A1 A0 = m5

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

0

0

1

1

1

0

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

1

0

1

0

1

1

1

1

1

0

0

1

0

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y6 = A2 A1 A0 = m6

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

1

0

0

1

1

1

0

1

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

1

1

0

1

0

1

1

1

1

1

0

1

0

1

0

1

1

1

1

1

1

1

1

0

1

1

0

1

1

1

1

1

1

1

1

1


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y7 = A2 A1 A0 = m7

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

1

1

0

0

1

1

1

0

1

1

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

1

1

1

0

1

0

1

1

1

1

1

0

1

1

0

1

0

1

1

1

1

1

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

1

1

0


3

3线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

第3 章 组合逻辑电路

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

1

1

0

0

1

1

1

0

1

1

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

1

1

1

0

1

0

1

1

1

1

1

0

1

1

0

1

0

1

1

1

1

1

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

1

1

0


3

S1

Y3

Y6

Y5

Y4

Y0

Y7

Y1

Y2

74LS138

A2

Y i = m i

当控制输入端S1=1、 S2+ S3=0时,

A1

A0

S3

S2

下标相同

74LS138的逻辑符号

当控制输入端不满足S1=1、 S2+ S3=0时,

第3 章 组合逻辑电路

小结

3线—8线译码器74LS138的逻辑符号:

74LS138 是 0 输出有效的译码器。

处于

译码工作状态,

输出逻辑表达式的一般形式为:

mi 是以地址输入变量构成的最小项。

处于不译码的

禁止状态,各输出端均输出1。


3

Z0 ~ Z15 。

第3 章 组合逻辑电路

3、 3线—8线译码器74LS138的应用

(1) 用于译码的功能扩展

通过译码器的控制输入端,用规模较小的译码器实现规模较

大的译码,进行输出位数的扩展。

[例] 用 2 片3线 — 8线译码器 74LS138 组成 4线 — 16线译码

器,将输入的 4 位二进制代码 D3D2D1D0译成 16 个独立的低电

平信号


3

Y1

Y7

Y6

Y5

Y4

Y2

Y0

Y3

A0

A1

A2

A0

A1

A2

S1

S1

S2

S3

令第1片的 S1=1; 第2片的 S1=D3,

S3

S2

74LS138(2)

74LS138(1)

S2 = S3 = D3 ,

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

S2 = S3 = 0;

Z14

Z15

Z12

Z11

Z10

Z13

Z7

Z2

Z8

Z0

Z1

Z3

Z4

Z5

Z6

Z9

第3 章 组合逻辑电路

74LS138 只有3个地址输入端A2、A1、A0,需用控

制端作为第4个地址输入端。

解:

2片的 A2 = D2 , A1 = D1 , A0 = D0 ;

依次排列各输出。

D3

D2

D1

D0

+5V


3

Z8 = D3 D2 D1 D0

Z0 = D3 D2 D1 D0

D3

Z1 = D3 D2 D1 D0

Z9 = D3 D2 D1 D0

.

.

D2

.

.

Y0

Y3

Y2

Y1

Y6

Y7

Y5

Y4

.

.

D1

Z7 = D3 D2 D1 D0

Z15 = D3 D2 D1 D0

D0

+5V

A0

A1

A2

A0

A1

A2

S1

S1

S2

S3

S3

S2

74LS138(2)

74LS138(1)

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Z14

Z13

Z12

Z10

Z15

Z11

Z8

Z9

Z7

Z6

Z5

Z4

Z3

Z2

Z1

Z0

第3 章 组合逻辑电路

各输出逻辑表达式为:


3

A2

A1

A0

(地址输入变量)

Y0

Y1

Y2

Y3

D

Y4

Y5

(数据输入变量)

Y6

Y7

8路数据分配器的示意图

第3 章 组合逻辑电路

(2)用作数据分配器

数据分配器的功能:

在地址输入变量的控制下,将一个数据传输到多个输出端中

的一个输出端。


3

Y7

Y7

S1

D

Y6

Y6

S2

Y5

Y5

S3

Y4

Y4

74LS138

Y3

Y3

A2

A2

Y2

Y2

A1

A1

Y1

Y1

A0

A0

Y0

Y0

第3 章 组合逻辑电路

用3线—8线译码器74LS138构成的8路数据分配器


3

令译码器的 S1=1、S2=S3= 0 ,

3线—8线译码器74LS138在

控制输入端S1=1、 S2=S3= 0 时,

项取反

m0 ~m7 。

变换成用译码器

输出量表示

函数最小项

设计要求

第3 章 组合逻辑电路

(3)用作构成组合逻辑函数(用译码器设计组合逻辑电路)

基本原理:

用附加的门将某些反函数最小项组合起来,可实现3变量的

组合逻辑函数。

设计的一般步骤

8个输出端的输出为以地址输入变量 A2 、A1 、A0 构成的最小

以所实现函数的变量作译码器

的地址输入量


3

=ABC + ABC + ABC + ABC

Z1=AC + ABC + ABC

Z1=AC + ABC + ABC

=ABC + ABC + ABC

.

.

.

.

.

= m1m3m7

= m3m4m5m6

Z2=BC + ABC

Z2=BC + ABC

Z3=AB + ABC

Z4=ABC + BC + ABC

.

.

= Y1Y3Y7

.

.

.

= Y3Y4Y5Y6

第3 章 组合逻辑电路

[例 ] 试用3线—8线译码器74LS138设计一个多输出的组合逻

辑电路, 输出的逻辑函数为:

将给定的逻辑函数变换成最小项之和的形式,并变换成用译码器输出量表示

解:

= m3 + m4 + m5 + m6

= m1 + m3 + m7


3

=ABC + ABC + ABC

.

.

.

.

.

= m2m3m5

= m0m2m4m7

Z3=AB + ABC

=ABC + ABC + ABC + ABC

Z4=ABC + BC + ABC

.

.

= Y2Y3Y5

.

.

.

= Y0Y2Y4Y7

第3 章 组合逻辑电路

= m0 + m2 + m4 + m7

= m2 + m3 + m5


3

画出逻辑图:

令 A2=A、 A1=B、 A0=C、 S1=1、

S2 = S3 = 0,

Z1

&

S1

Y0

Y1

Y2

Y3

Y7

Y6

Y4

Y5

74LS138

A2

A1

S3

S2

A0

.

.

.

= Y3Y4Y5Y6

Z1

第3 章 组合逻辑电路

1

A

B

C


3

画出逻辑图:

令 A2=A、 A1=B、 A0=C、 S1=1、

S2 = S3 = 0,

Z1

&

&

S1

Y3

Y0

Y1

Y2

Y5

Y6

Y7

Y4

Z2

74LS138

A2

A1

S2

S3

.

.

= Y1Y3Y7

A0

Z2

第3 章 组合逻辑电路

1

A

B

C


3

画出逻辑图:

令 A2=A、 A1=B、 A0=C、 S1=1、

S2 = S3 = 0,

Z1

&

&

&

S1

Z3

Y6

Y1

Y5

Y0

Y7

Y4

Y3

Y2

Z2

74LS138

Z3

A2

A1

S2

S3

.

.

= Y2Y3Y5

A0

第3 章 组合逻辑电路

1

A

B

C


3

画出逻辑图:

令 A2=A、 A1=B、 A0=C、 S1=1、

S2 = S3 = 0,

Z1

&

&

&

&

S1

Z4

Y7

Y5

Y6

Y1

Y3

Y2

Y0

Y4

Z2

74LS138

Z3

A2

A1

S2

S3

Z4

A0

.

.

.

= Y0Y2Y4Y7

第3 章 组合逻辑电路

1

A

B

C


3

画出逻辑图:

令 A2=A、 A1=B、 A0=C、 S1=1、

S2 = S3 = 0,

Z1

&

&

&

&

S1

Y3

Y6

Y5

Y7

Y2

Y1

Y4

Y0

Z2

74LS138

Z3

A2

A1

S3

S2

Z4

A0

第3 章 组合逻辑电路

1

A

B

C


3

Z

&

Y5

Y7

Y4

Y6

Y2

Y0

Y1

Y3

.

.

.

= m1m2m4m7

S1

1

Z

S2

S3

74LS138

A

A2

B

A1

=ABC + ABC + ABC + ABC

.

.

.

= Y1Y2Y4Y7

A0

C

第3 章 组合逻辑电路

(4)用译码器构成的组合逻辑电路的分析

分析过程同用门构成的组合逻辑电路,关键是掌握译码器的逻

辑功能。

[ 例 ] 试分析图示组合逻辑电路。

解:由逻辑图写出逻辑表达式

= m1 + m2 + m4 + m7


3

真 值 表

A

B

C

Z

.

.

.

= m1m2m4m7

Z

= m1 + m2 + m4 + m7

=ABC + ABC + ABC + ABC

.

.

.

= Y1Y2Y4Y7

第3 章 组合逻辑电路

由逻辑表达式列出真值表

00110011

01010101

0

0

00

00001111

1

1

1

1


3

真 值 表

A

B

C

Z

第3 章 组合逻辑电路

由逻辑表达式列出真值表

00110011

01010101

0

0

00

00001111

1

1

1

1

功能说明

三变量奇数判别电路。


3

第3 章 组合逻辑电路

二、二——十进制译码器

功能:将4位8421BDC码译成 10个十进制数。

输入量:4位8421BCD码;

输出量:10个十进制数。


3

A3

A2

74LS42

A1

A0

Y8

Y7

Y6

Y4

Y2

Y0

Y3

Y9

Y5

Y1

第3 章 组合逻辑电路

74LS42的逻辑符号

二——十进制译码器 74LS42


3

Y1

= A3A2A1A0

Y2

= A3A2A1A0

Y3

= A3A2A1A0

Y0

= A3A2A1A0

Y4

= A3A2A1A0

Y5

= A3A2A1A0

Y6

= A3A2A1A0

Y7

= A3A2A1A0

Y8

= A3A2A1A0

Y9

= A3A2A1A0

第3 章 组合逻辑电路

逻辑表达式:

二——十进制译码器 74LS42


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y0

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

0123456789


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y1

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

0123456789

1

11111111111111

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y2

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

0123456789

1

11111111111111

11

1111111111111

0

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y3

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

0

0

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y4

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y5

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

11111

1111111111

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y6

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

11111

1111111111

111111

111111111

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y7

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

11111

1111111111

111111

111111111

0000111100001111

1111111

11111111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y8

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

11111

1111111111

111111

111111111

0000111100001111

1111111

11111111

11111111

1111111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

0

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

Y9

= A3A2A1A0

第3 章 组合逻辑电路

真 值 表

11111

1111111111

111111

111111111

0000111100001111

1111111

11111111

11111111

1111111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

111111111

111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

0

0

0


3

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

序 号

第3 章 组合逻辑电路

真 值 表

11111

1111111111

111111

111111111

0000111100001111

1111111

11111111

11111111

1111111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

111111111

111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

0

0

0


3

~

,i =0 9

下标相同

Yi = mi

第3 章 组合逻辑电路

二 — 十进制译码器7 4LS42 是输出 0 有效的译码器,只对

BCD码0000 ~ 1001进行译码,当输入出现伪码1010~1111时,

10个输出端均为1,即具有拒绝伪码的功能。

当输入为BCD码时,输出逻辑表达式可表示为:

其中,m i是以地址输入量A3、A 2、A1、A0 构成的4变量

最小项。

用74LS42可实现变量个数不超过4个且函数由m0 ~ m 9最

小项构成的特殊逻辑函数。


3

第3 章 组合逻辑电路

三、显示译码器

由七段字符显示器和译码器构成,实现译码并以十进制数的

形式显示。

1、七段字符显示器

由七段可发光的线段组成,利用其不同的发光组合方式显示

0 ~ 9 的十进制数。

气体放电显示器(极少用)

荧光数字显示器(极少用)

半导体显示器

液晶数字显示器

数码显示器件按发

光物质的不同分类


3

第3 章 组合逻辑电路

(1)半导体显示器(LED显示器)

用发光二极管(LED)组成字形显示数字。每个LED为一个发光段。

半导体数码管BS201A(a)外形图 (b)等效电路


3

第3 章 组合逻辑电路

显 示 字 形


3

加电场后

透明电极(正面电极)

玻璃盖板

反射电极(公共电极)

未加电场时

第3 章 组合逻辑电路

(2)液晶显示器(LCD显示器)

液晶是一种既有液体的流动性又有光学特性的物质。其透

明度和呈现的颜色受外加电场的控制。

LCD的发光原理:

无外加电场时,液晶分子按一定取向整齐排列,入射光线大

部分被反射电极反射回来,液晶为透明状态,显示器呈白色。

在电极上加上电压后,液晶分子因电离而产生正离子,正

离子在电场作用下运动并碰撞液晶分子,打乱了液晶分子的规则排列,入射的光线大部分被散射,只有少部分被反射,使液晶呈浑浊状态,显示器呈暗灰色。


3

第3 章 组合逻辑电路

2、BCD—七段显示译码器

七段显示译码器,对应一组代码输入,相应的几个输出端同

时有输出。

设计方法:

数码管的段分布图

确定段控制要求,列真值表

编码方式

卡诺图化简求各段逻辑表达式

逻辑图

例如:

输入量: A3、A2、A1、A0,4位BCD码;

输出量: Ya、Yb、 Yc、Yd、Yf、Yg,控制七段数码管的状

态,1为亮、0为熄灭。


3

BCD—七段显示译码器的真值表

Yg

A3

A2

A1

A0

Yb

Yc

Yd

Ye

Yf

Ya

数字

字 形

1 1 1 1 1 1 0

0

0 0 0 0

1

0 0 0 1

0 1 1 0 0 0 0

2

0 0 1 0

1 1 0 1 1 0 1

0 0 1 1

3

1 1 1 1 0 0 1

4

0 1 0 0

0 1 1 0 0 1 1

0 1 0 1

5

1 0 1 1 0 1 1

6

0 1 1 0

0 0 1 1 1 1 1

7

0 1 1 1

1 1 1 0 0 0 0

8

1 0 0 0

1 1 1 1 1 1 1

9

1 0 0 1

1 1 1 0 0 1 1

10

1 0 1 0

0 0 0 1 1 0 1

11

1 0 1 1

0 0 1 1 0 0 1

1 1 0 0

0 1 0 0 0 1 1

12

1 1 0 1

13

1 0 0 1 0 1 1

1 1 1 0

14

0 0 0 1 1 1 1

1 1 1 1

0 0 0 0 0 0 0

15

第3 章 组合逻辑电路


3

地址输入

A0

A1

D0

数据输入

S

D1

Y

输出

D2

D3

4选1数据选择器示意图

第3 章 组合逻辑电路

3.3.3 数据选择器(MUX)

一、数据选择器的工作原理

数据选择器的逻辑功能:

在地址输入信号(选择输入信号)的控制下,从多个输入数

据中选择一个作为输出。


3

Y

4—1 MUX

A1

A0

D0

D2

D3

D1

S

4选1数据选择器的逻辑符号

第3 章 组合逻辑电路

控制端

数据输入端

输出端

输出端

控制端

地址

输入端

地址

输入端

数据输入端

数据输入端

输出端

控制端

双4选1数据选择器 74LS153 的逻辑图


3

A0

A0

=

=

S

S

A1

A1

D0

第3 章 组合逻辑电路

功能分析(分析其中一个数据选择器):

D0

D1

D2

D3

A1

A0


3

A0

A0

=

=

=

S

S

S

A0

D1

A1

A1

A1

D0

第3 章 组合逻辑电路

功能分析(分析其中一个数据选择器):

D0

D1

D2

D3

A1

A0


3

A0

A0

A0

=

=

=

=

S

S

S

S

A0

D1

D2

A1

A1

A1

A1

D0

第3 章 组合逻辑电路

功能分析(分析其中一个数据选择器):

D0

D1

D2

D3

A1

A0


3

A0

A0

A0

=

=

=

=

S

S

S

S

A0

D1

D2

A1

A1

A1

A1

=

A0

D3

S

A1

D0

第3 章 组合逻辑电路

功能分析(分析其中一个数据选择器):

D0

D1

D2

D3

A1

A0


3

A0

A0

A0

=

=

=

=

S

S

S

S

A0

D1

D2

A1

A1

A1

A1

=

A0

D3

S

A1

Y = S [ A1A0D0+A1A0D1+A1A0D2+A1A0D3 ]

D0

第3 章 组合逻辑电路

功能分析(分析其中一个数据选择器):

D0

D1

D2

D3

输出逻辑表达式

A1

A0


3

4选1数据选择器真值表

当 S = 1时,

当 S = 0时,

S

A1

A0

Y

Y = A1A0D0+A1A0D1+A1A0D2+A1A0D3

Y = S [ A1A0D0+A1A0D1+A1A0D2+A1A0D3 ]

第3 章 组合逻辑电路

输出逻辑表达式分析:

数据选择器处于不工作

无论地址输入如何 Y=0,

状态。

数据选择器处于工作状态,

输出逻辑表达式为

真值表为引入变量表

示形式,可直观表示出数

据选择关系。

1 × × 0

0011

0101

D0

0000

D1

D2

D3


3

4选1数据选择器真值表

当 S = 1时,

当 S = 0时,

S

A1

A0

Y

Y = A1A0D0+A1A0D1+A1A0D2+A1A0D3

Y = S [ A1A0D0+A1A0D1+A1A0D2+A1A0D3 ]

第3 章 组合逻辑电路

输出逻辑表达式分析:

数据选择器处于不工作

无论地址输入如何 Y=0,

状态。

数据选择器处于工作状态,

输出逻辑表达式为

真值表为引入变量表

示形式,可直观表示出数

据选择关系。

1 × × 0

0011

0101

D0

0000

D1

D2

D3


3

Y

4—1 MUX

A1

A0

D0

D2

D3

D1

S = 0时

Y = A1A0D0+A1A0D1+A1A0D2+A1A0D3

S

4选1数据选择器的逻辑符号

第3 章 组合逻辑电路

数据选择器小结:

1、有1个控制端;n个地址输入端;2n个数据输入端;1个输出

端(或还有1个反函数输出端)。

2、逻辑功能关系

写 出

列 出

逻辑符号

逻辑表达式

真值表

画 出

3、 4—1MUX的逻辑符号和逻辑表达式

取值

组合

01

00

10

11

十进

制数

1

0

2

3

数据输入端下标


3

Y

A2

8—1 MUX

A1

A0

D0

D2

D3

D4

D6

D7

D5

D1

A2A1A0

A2A1A0

A2A1A0

A2A1A0

A2A1A0

8选1数据选择器的逻辑符号

S = 0时

A2A1A0

A2A1A0

,输出逻辑表达式:

S

Y = D0+D1+ D2+ D3

+ D4+ D5+ D6+A2A1A0D7

第3 章 组合逻辑电路

4、其他选择规模的数据选择器

(1) 8—1MUX


3

Y

A3

16—1 MUX

A2

A1

. . . . . .

A0

D0

D15

D1

16选1数据选择器的逻辑符号

S = 0时

A3A2A1A0

,输出逻辑表达式:

A3A2A1A0

S

……

Y = D0+D1+

+ A3A2A1A0D15

第3 章 组合逻辑电路

(2) 16—1MUX


3

确定数据选择器

各数据端所接的

变量、常量

逻辑表达式

设计要求

Y = A1A0D0+A1A0D1+A1A0D2+A1A0D3

第3 章 组合逻辑电路

二、用数据选择器设计组合逻辑电路

基本原理:

数据选择器处于工作状态时,由其输出逻辑表达式的形式为

具有n位地址输入的数据选择器,若以地址输入量为所实现函

数的变量或部分变量,各数据输入端为常量 0、1 或另外的部分变

量,可实现输入变量不大于 n+2n 的任意组合逻辑函数。

用数据选择器设计组合逻辑电路的一般步骤:

变形成和数据选择

器输出表达式相一

致的形式

和数据选择器输出

表达式对比

确定数据选择器

的地址输入量


3

D0 = G

真 值 表

R A G

Z

01010101

00001111

00110011

1

0

0

1

0

.

.

.

.

= RA G + RA G + RA G + RA (G + G )

Z = RAG + RAG + RAG + RAG + RAG

.

.

.

.

= RA G + RA G + RA G + RA 1

1

1

1

第3 章 组合逻辑电路

[ 例 ] 试用4选1数据选择器实现交通信号灯监视电路。

解:

确定输入、输出量,列出真值表

选择 R、A 为数据选择器的地址输

入变量,

令 A1= R, A0= A

由真值表写出逻辑表达式并变换成

和4选1数据选择器的输出表达式相一致

的形式:

和4选1数据选择器的输出逻辑表达

式对比,确定数据选择器各数据输入端

所接的变量和常量:

D3 = 1

D2 = G

D1 = G


3

A0

A1

D0

D1

Y

4—1 MUX

D2

D3

S

第3 章 组合逻辑电路

画出逻辑图

A1= R, A0= A

R

A


3

D0 = G

A0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

第3 章 组合逻辑电路

画出逻辑图

R

A

G


3

A0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

第3 章 组合逻辑电路

画出逻辑图

D1 = G

R

A

G


3

A0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

第3 章 组合逻辑电路

画出逻辑图

D2 = G

R

A

G


3

A0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

第3 章 组合逻辑电路

画出逻辑图

D3 = 1

R

A

G

1


3

A0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

第3 章 组合逻辑电路

画出逻辑图

R

A

G

Z

1


3

Z = ABC + AC + ABC

Z = ABC + AC + ABC

= ABC + AC( B+B )+ ABC

= ABC + ABC+ ABC + ABC

.

.

.

.

= ABC 1 + ABC 1 + ABC 1+ ABC 1

第3 章 组合逻辑电路

[ 例 ] 试用 8 选1 数据选择器产生三变量逻辑函数

解:

选择 A、B、C 为数据选择器的地址输入变量,

A2 = A,A1 = B ,A0 = C

将逻辑函数 Z 表达式变形为和8选1数据选择器的输出函数

逻辑表达式相一致的形式:

和8选1数据选择器的输出逻辑表达式对比,确定数据选择

器各数据输入端所接的常量:

D0 = D1 = D3 = D7 = 1

D2 = D4 = D5 = D6 = 0


3

A0

A1

A2

D0

D1

D2

D3

D4

8—1 MUX

Y

D5

D6

S

D7

第3 章 组合逻辑电路

画出逻辑图

A2 = A,A1 = B ,A0 = C

A

B

C


3

A0

A1

A2

D0

D1

D2

D3

D4

8—1 MUX

Y

D5

D6

S

D7

第3 章 组合逻辑电路

画出逻辑图

D0 = D1 = D3 = D7 = 1

A

B

C

1


3

A0

A1

A2

D0

D1

D2

D3

D4

8—1 MUX

Y

D5

D6

S

D7

第3 章 组合逻辑电路

画出逻辑图

D2 = D4 = D5 = D6 = 0

A

B

C

1


3

A0

A1

A2

D0

D1

D2

D3

D4

8—1 MUX

Y

D5

D6

S

D7

第3 章 组合逻辑电路

画出逻辑图

A

B

C

1

Z


3

F = A1A0D0+A1A0D1+A1A0D2+A1A0D3

F

Y

= ABC +ABC +ABC +ABC

A

A1

4—1 MUX

A0

B

D0

D2

D3

D1

C

S

C

第3 章 组合逻辑电路

三、用数据选择器构成的组合逻辑电路的分析

分析过程同用门构成的组合逻辑电路,关键是掌握数据选择

器的逻辑功能。

[例] 试分析图示组合逻辑电路。

解:由逻辑图写出逻辑表达式


3

真 值 表

F = A1A0D0+A1A0D1+A1A0D2+A1A0D3

A

B

C

F

= ABC +ABC +ABC +ABC

第3 章 组合逻辑电路

由逻辑表达式列出真值表

00110011

01010101

0

0

00

00001111

1

1

1

1


3

真 值 表

A

B

C

F

第3 章 组合逻辑电路

由逻辑表达式列出真值表

00110011

01010101

0

0

00

00001111

1

1

1

1

功能说明

当输入变量A、B、C取值组合中有奇数个1时输出为1,

否则输出为0。即实现三变量奇数判别功能。


3

F

Y

A1

A

4—1 MUX(3)

A0

F1 = A1A0D0+A1A0D1+A1A0D2+A1A0D3

F2 = A1A0D0+A1A0D1+A1A0D2+A1A0D3

D3

D0

D1

D2

F2

F1

Y

Y

A1

A1

B

B

.

.

.

.

= BC 0 + BC D + BC D + BC 1

4—1 MUX(2)

4—1 MUX(1)

S

= BCD + BCD + BC

A0

A0

D3

D3

D0

D1

D2

D0

D1

D2

C

C

1

D

D

.

.

.

.

= BC 0 + BC 0 + BC 0 + BC D

S

S

第3 章 组合逻辑电路

[例] 试分析图示组合逻辑电路。

解:由逻辑图写出逻辑表达式

= BCD


3

F = A1A0D0+A1A0D1+A1A0D2+A1A0D3

F

= A1 0 D0+A10 D1+A1 0 D2+A10 D3

Y

A1

A

= A1 D0 + A1D2

4—1 MUX(3)

A0

= AF1 + AF2

D3

D0

D1

D2

F2

F1

Y

Y

A1

A1

B

B

4—1 MUX(2)

4—1 MUX(1)

S

A0

A0

D3

D3

D0

D1

D2

D0

D1

D2

C

C

1

D

D

S

S

第3 章 组合逻辑电路


3

F = A1A0D0+A1A0D1+A1A0D2+A1A0D3

= A1 0 D0+A10 D1+A1 0 D2+A10 D3

= A1 D0 + A1D2

F1 = A1A0D0+A1A0D1+A1A0D2+A1A0D3

F2 = A1A0D0+A1A0D1+A1A0D2+A1A0D3

= AF1 + AF2

.

.

.

.

= BC 0 + BC D + BC D + BC 1

= BCD + BCD + BC

.

.

.

.

= BC 0 + BC 0 + BC 0 + BC D

= ABCD + ABCD + ABCD + ABC

第3 章 组合逻辑电路

= BCD


3

F = A1A0D0+A1A0D1+A1A0D2+A1A0D3

= A1 0 D0+A10 D1+A1 0 D2+A10 D3

F

F

A B C D

A B C D

= A1 D0 + A1D2

= AF1 + AF2

= ABCD + ABCD + ABCD + ABC

第3 章 组合逻辑电路

由逻辑表达式列出真值表

真 值 表

00110011

00000000

00001111

01010101

11111111

00001111

00110011

01010101

0000000

000

1

0

1

1

1

1


3

F

F

A B C D

A B C D

第3 章 组合逻辑电路

真 值 表

00110011

00000000

00001111

01010101

11111111

00001111

00110011

01010101

0000000

000

1

0

1

1

1

1

功能说明:

当A、B、C、D四个输入变量有三个或三个以上取 值 为

1时输出为1,否则输出为0。


3

半加器真值表

A B S CO

第3 章 组合逻辑电路

3.3.4 加法器

实现算术加法运算的电路。

一、1 位加法器

1、半加器

半加 ——不考虑来自低位的进位数,仅对被加数、加数两

个1位 二进制数算术相加 。

半加器 ——实现半加运算的电路 。

半加器的设计:

输入量:A — 被加数;B — 加数

输出量:S — 本位和数;CO — 向高位的进位数。

按二进制数相加逢 2 进 1 的运算规则,填写函数值。

0101

0011

0 0

1 0

1 0

0 1


3

半加器真值表

A B S CO

S = AB + AB = A⊕B

第3 章 组合逻辑电路

3.3.4 加法器

实现算术加法运算的电路。

一、1 位加法器

1、半加器

半加 ——不考虑来自低位的进位数,仅对被加数、加数两

个1位 二进制数算术相加 。

半加器 ——实现半加运算的电路 。

半加器的设计:

输入量:A — 被加数;B — 加数

输出量:S — 本位和数;CO — 向高位的进位数。

由真值表写出逻辑表达式:

0101

0011

0 0

1 0

CO = AB

1 0

0 1


3

=1

&

S = AB + AB = A⊕B

第3 章 组合逻辑电路

由逻辑表达式画出用异或门、与门实现的逻辑图:

A

S

B

CO

CO = AB


3

=1

&

A

S

CO

CO

B

第3 章 组合逻辑电路

由逻辑表达式画出用异或门、与门实现的逻辑图:

A

S

B

CO

半加器逻辑符号:


3

真 值 表

A

B

CO

CI

S

第3 章 组合逻辑电路

2、全加器

对被加数、加数及来自低位的进位数三个1位二进制数算术

相加,称为全加。

输入量:A — 被加数;B — 加数;CI — 来自低位的进位数

输出量:S — 本位和数;CO — 向高位的进位数

0

0

0

0

0

1

0

1

0

0

1

0

0

1

0

1

1

1

0

0

0

1

1

0

0

0

0

1

1

1

0

0

1

1

1

1

1

1

1

1


3

真 值 表

AB

01

11

10

00

CI

A

B

CO

CI

S

0

1

S

AB

01

11

10

00

CI

0

0

0

0

0

0

1

0

1

0

0

1

1

0

0

1

0

CO

1

1

1

0

0

0

1

1

0

0

0

0

1

1

1

0

0

1

1

1

1

1

1

1

1

第3 章 组合逻辑电路

由真值表做出S和CO的卡诺图:

0

1

1

0

1

0

0

1

0

0

0

1

0

1

1

1


3

AB

01

11

10

00

CI

0

1

S

_

_

AB

01

11

10

00

_

_

_

_

CI

S = ABCI + ABCI + ABCI + ABCI

0

1

CO

_

_

_

_

_

_

_

S = ABCI + ABCI + ABCI + ABCI

_

_

_

_

_

_

_

_

_

_

_

_

_

CO = AB + BCI + ACI

CO = AB + BCI + ACI

第3 章 组合逻辑电路

由真值表做出S和CO的卡诺图:

采用合并 0 再求反的化

简方法得到 S 和 CO 的逻辑

表达式:

0

1

1

0

1

0

0

1

0

0

0

1

0

1

1

1


3

1

1

1

1

1

&

&

&

&

&

&

_

_

_

_

_

_

S = ABCI + ABCI + ABCI + ABCI

&

_

_

_

_

_

_

CO = AB + BCI + ACI

第3 章 组合逻辑电路

由逻辑表达式画出逻辑图:

CO

CI

B

A

S


3

A

S

B

CI

CO

CI

CO

第3 章 组合逻辑电路

全加器逻辑符号:


3

A2

A3

A0

A1

B3

B2

B1

B0

CI

A

B

CI

A

B

CI

A

B

CI

A

B

CO

CO

CO

CO

CO

S1

S2

S3

S0

4位串行进位加法器逻辑图

第3 章 组合逻辑电路

二、多位加法器

多位加法器 —— 能实现对多位二进制数进行算术加法运算。

1、串行进位加法器

由多个全加器构成,低位全加器的进位输出端CO接到相邻

高位全加器的进位输入端CI 。

进位信号由低位到高位逐位传递,称串行进位或行波进位。

特点:结构简单、运算速度低。


3

A0

S0

A1

A2

S1

A3

S2

B0

4位加法器

B1

S3

B2

B3

CO

CI

第3 章 组合逻辑电路

4位加法器的逻辑符号


  • Login