Wyk ad 4 podstawowe operacje alu macc shifter i dag
This presentation is the property of its rightful owner.
Sponsored Links
1 / 50

Wykład 4: Podstawowe operacje ALU, MACC, SHIFTER i DAG PowerPoint PPT Presentation


  • 53 Views
  • Uploaded on
  • Presentation posted in: General

Wykład 4: Podstawowe operacje ALU, MACC, SHIFTER i DAG. PG – Katedra Systemów Mikroelektronicznych ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH Marek Wroński. Architektura SHARC’a 211xx. ADSP-21161: Grupy Rejestrów. Rejestry I/O procesora. Rejestry komplementarne.

Download Presentation

Wykład 4: Podstawowe operacje ALU, MACC, SHIFTER i DAG

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Wyk ad 4 podstawowe operacje alu macc shifter i dag

Wykład 4: Podstawowe operacje ALU, MACC, SHIFTER i DAG

PG – Katedra Systemów Mikroelektronicznych

ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH

Marek Wroński


Architektura sharc a 211xx

Architektura SHARC’a 211xx


Adsp 21161 grupy rejestr w

ADSP-21161: Grupy Rejestrów


Rejestry i o procesora rejestry komplementarne

Rejestry I/O procesora. Rejestry komplementarne


Ustawianie tryb w dag w

Ustawianie trybów DAGów


Plik rejestru danych cechy

Plik rejestru danych: cechy


Jednostka obliczeniowa sharc a

Jednostka obliczeniowa Sharc’a


Cechy alu

Cechy ALU


Instrukcje alu sta oprzecinkowe fixed point

Instrukcje ALU: stałoprzecinkowe (Fixed Point)


Instrukcje alu zmiennoprzecinkowe floating point

Instrukcje ALU: zmiennoprzecinkowe (Floating Point)


Flagi statusu alu

Flagi statusu ALU


Alu kody warunkowego wykonania przyk ad warunk w

ALU: kody warunkowego wykonania. Przykład warunków


Cechy mac przyk adowe instrukcje

Cechy MAC. Przykładowe instrukcje


Multiplier mac instrukcje

Multiplier/ MAC Instrukcje


Instrukcje sta oprzecinkowe i zmiennoprzecinkowe mac a

Instrukcje stałoprzecinkowe i zmiennoprzecinkowe MAC’a


Umiejscowienie wyniku mno enia

Umiejscowienie wyniku mnożenia


Mno enie zmiennoprzecinkowe

Mnożenie zmiennoprzecinkowe


Flagi statusu mac a

Flagi statusu MAC’a


Multiplier mac warunkowo wykonywane kody

Multiplier/MAC: warunkowo wykonywane kody


Shifter przesuwnik cechy status flags warunk wykonanie

SHIFTER (przesuwnik): cechy +Status Flags, warunk.wykonanie


Instrukcje shifter a

Instrukcje Shifter’a


Przyk adowe instrukcje

Przykładowe instrukcje


Przesuwanie logiczne i arytmetyczne

Przesuwanie logiczne i arytmetyczne


Przenoszenie pola bitowego

Przenoszenie pola bitowego


Wydobycie pola bitowego

Wydobycie pola bitowego


Operacje bitowe

Operacje bitowe


Operacje bitowe c d

Operacje bitowe – c.d.


Flagi alu rejestr astatx y

Flagi ALU: rejestr ASTATx/y


Flagi alu rejestr stkx y

Flagi ALU: rejestr STKx/y


Podstawowe operacje sta oprzecinkowe alu

„0” - flaga zostanie skasowana;

„*” - skasowana lub ustawiona(w zależności od wyniku);

„**” - może zostać tylko ustawiona lecz nie skasowana;

„-” - bez zmian

Podstawowe operacje stałoprzecinkowe ALU


Wyk ad 4 podstawowe operacje alu macc shifter i dag

c.d.


Operacje zmiennoprzecinkowe

Operacje zmiennoprzecinkowe

„0” - flaga zostanie skasowana;

„*” - skasowana lub ustawiona(w zależności od wyniku);

„**” - może zostać tylko ustawiona lecz nie skasowana;

„-” - bez zmian


Wyk ad 4 podstawowe operacje alu macc shifter i dag

c.d.


Operacje sta oprzecinkowe macc wynik mno enia i tryby pracy

Operacje stałoprzecinkowe MACC – wynik mnożenia i tryby pracy

• Bit 16 (RND32) round floating-point data to 32 bits (if 1) or round to 40 bits (if 0)

• Rounding mode. Bit 15 (TRUNC) round results with round-to-zero (if 1) or round-to-nearest (if 0)

• ALU saturation. Bit 13 (ALUSAT) saturate results on positive or negative fixed-point overflows (if 1)

or return unsaturated results (if 0)


Typy sta oprzecinkowe operand w jednostki macc i zakresy wynik w

Typy stałoprzecinkowe „operandów” jednostki MACC i zakresy wyników


Operacje sta oprzecinkowe macc

Operacje stałoprzecinkowe MACC

• Multiplier result negative. Bit 6 (MN)

• Multiplier overflow. Bit 7 (MV)

• Multiplier underflow. Bit 8 (MU)

• Multiplier floating-point invalid operation. Bit 9 (MI)

• Multiplier fixed-point overflow. Bit 6 (MOS)

• Multiplier floating-point overflow. Bit 7 (MVS)

• Multiplier underflow. Bit 8 (MUS)

• Multiplier floating-point invalid operation. Bit 9 (MIS)


C d sta oprzecinkowych i zmiennoprzecinkowe

c.d. stałoprzecinkowych i zmiennoprzecinkowe

- dla operacji zmiennoprzecinkowych wynik zawsze w rejestrze uniwersalnym


Barrel shifter przesuwanie i modyfikacja warto ci bit w

Barrel – Shifter (przesuwanie i modyfikacja wartości bitów)


Wyk ad 4 podstawowe operacje alu macc shifter i dag

c.d.


Operacje wielofunkcyjne

Operacje wielofunkcyjne

Jednocześnie wykonywane operacje:

ALU

MACC

Shifter

Pobranie danej z PM

Pobranie danej z DM

Warunkowe operacje ALU/ MACC/ Shifter: IF warunek instrukcja


Mno enie sta oprzecinkowe z jednoczesnymi operacjami alu

Mnożenie stałoprzecinkowe z jednoczesnymi operacjami ALU


Mno enie zmiennoprzecinkowe z jednoczesnymi operacjami alu

Mnożenie zmiennoprzecinkowe z jednoczesnymi operacjami ALU

MRF=MRF-R5*R0, R6=DM(I1,M2);

Ra = Rx + Ry, Rs = Rx – Ry

Fa = Fx + Fy, Fs = Fx – Fy

R5=MR1F, R6=DM(I1,M2);


Przyk ad procedury filtr fir

Przykład procedury: filtr FIR


Przyk ad procedury sinus

Przykład procedury: sinus


Operacje simd

Operacje SIMD

To support SIMD, the DSP performs the following parallel operations:

•Dispatches a single instruction to both processing element’s computation units

•Loads two sets of data from memory, one for each processing element

•Executes the same instruction simultaneously in both processing elements

•Stores data results from the dual executions to memory

The transfer direction and data bus usage depend on the following conditions:

•Computational mode:

– Is PEy enabled—PEYEN bit=1 in MODE1 register

– Is the data register file in PEx (R0-R15, F0-F15) or PEy (S0-S15)

– Is the instruction a data register swap between the processing elements

•Data addressing mode:

– What is the state of the Internal Memory Data Width (IMDW)

bits in the System Configuration (SYSCON) register

– Is Broadcast write enabled—BDCST1,9 bits in MODE1 register

– What is the type of address—long, normal, or short word

– Is Long Word override (LW) specified in the instruction

– What are the states of instruction fields for DAG1 or DAG2

•Program sequencing (conditional logic):

–What is the outcome of the instruction’s condition comparison

on each processing element


Register to register move summary sisd versus simd

Register-To-Register Move Summary (SISD Versus SIMD)


Generator adresu danych dag

Generator adresu danych DAG


Rejestry dag w

Rejestry DAG’ów


Podstawowe operacje dag w post modify

Podstawowe operacje DAG’ów - post-modify


Podstawowe operacje dag w pre modify

Podstawowe operacje DAG’ów - pre-modify


  • Login