Pokro il architektury po ta pap 05 ppt
This presentation is the property of its rightful owner.
Sponsored Links
1 / 18

Pokročilé architektury počítačů (PAP_05) PowerPoint PPT Presentation


  • 65 Views
  • Uploaded on
  • Presentation posted in: General

Pokročilé architektury počítačů (PAP_05.ppt). Karel Vlček , [email protected] katedra Informatiky, FEI VŠB Technická Univerzita Ostrava. Architektury pro příští procesory.

Download Presentation

Pokročilé architektury počítačů (PAP_05)

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Pokro il architektury po ta pap 05 ppt

Pokročilé architektury počítačů (PAP_05.ppt)

Karel Vlček, [email protected]

katedra Informatiky, FEI

VŠB Technická Univerzita Ostrava


Architektury pro p t procesory

Architektury pro příští procesory

  • Technologické trendy jsou popsány tzv. Moorovým zákonem: „Počet transistorů na čipu se zvyšuje každých 18 - 24 měsíců na dvojnásobek“

  • Moorův zákon platí již 30 let a bude platný ještě alespoň dalších 5 - 10 let

  • Důležité je, aby zvyšující se počet transistorů byl uspořádaný do výkonné architektury

Pokročilé architektury procesorů


Technologick podm nky

Technologické podmínky

  • Technologie procesorů a technologie pamětí se liší, to způsobuje, že paměti dosahují za dekádu zrychlení dvojnásobné, zatímco procesory dosahují za dekádu zrychlení desetinásobné až patnáctinásobné

  • Kapacita pamětí se zvyšuje asi stonásobně za deset let

  • Je nutné nalézt lepší techniky tolerance

Pokročilé architektury procesorů


Technologick rove integrace

Technologická úroveň integrace

  • Na jeden čip bude možné umísit celý počítač, integrace dosáhne 100 milionů transistorů

  • Paměti DRAM budou mít gigabitovou kapacitu

  • Na čipech budou jak procesory, tak paměti

  • Projekty jsou nazývány PIM (Processor-in-Memory), IRAM (Intelligent RAM), či C-RAM (Computational RAM)

Pokročilé architektury procesorů


Reorganizace procesoru a pam ti

Reorganizace procesoru a paměti

  • Registry DRAM jsou použité jako vektorové registry (objevuje se v projektech IRAM)

  • DRAM je konečnou vrstvou paměti cache na stejném čipu jako procesor

  • Registry DRAM jsou přizpůsobené pro zpracování v architektuře SIMD (Single Instruction Multiple Data), (objevuje se v projektech PIM a C-RAM)

Pokročilé architektury procesorů


Pokro il superskal rn architektura 1

Pokročilá superskalární architektura (1)

  • Cílem je využívat transistory na čipu pro vytvoření architektury jednoho stále výkonnějšího procesoru

    Čip bude obsahovat:

  • Velkou paměť cache nazývanou „trace cache“, pro velké sledy instrukcí

  • Prediktor skoků

  • Velký počet rezervačních stanic (pro cca 2000 instrukcí

Pokročilé architektury procesorů


Pokro il superskal rn architektura 2

Pokročilá superskalární architektura (2)

Dále bude čip obsahovat:

  • Velký počet (24 - 48) optimalizovaných řetězených funkčních jednotek

  • Paměť D-cache: L1 - 256 kB, L2 - 8 MB

  • Vydávání šestnácti až třiceti dvou instrukcí v jednom taktu

  • Obvody pro rozhodování a předávánídat

Pokročilé architektury procesorů


Pokro il superskal rn architektura 3

Pokročilá superskalární architektura (3)

  • V architektuřese nachází nová funkční jednotka po sdružování instrukcí je nazvaná plnicí jednotka (fill unit)

  • Je včleněna mezi pamětí I-cache a cache

  • Provádí manipulaci proveditelného kódu za běhu programu, její latence neovlivňuje výkonnost

  • Provádí dynamickou optimalizaci kódu

Pokročilé architektury procesorů


Pokro il superskal rn architektura 4

Pokročilá superskalární architektura (4)

  • Prováděcí jednotky budou muset často komunikovat

  • Bude docházet k přesunu instrukcí do funkčních jednotek

  • Častěji bude přenášen stav funkčních jednotek o operandech a rozpracovaných instrukcích

  • Jednotky budou uspořádány tak, aby bylo dosaženo minimalizace komunikace

Pokročilé architektury procesorů


Superspekulativn architektura 1

Superspekulativní architektura (1)

  • Spekulace o výsledku větvení bude doplněna o spekulaci o datech bez další podpory v kompilátoru

    Spekulace se projeví ve třech oblastech:

  • V toku instrukcí

  • Toku dat přes registry

  • Toku dat přes paměť

Pokročilé architektury procesorů


Superspekulativn architektura 2

Superspekulativní architektura (2)

  • Načítání 32 instrukcí v jednom taktu

  • Pro jádro procesoru se počítá se 128 M transistorů

  • I-cache 3,1 M transistorů

  • D-cache 12,6 M transistorů

  • Pro připojení cache paměti až 805 M transistorů

Pokročilé architektury procesorů


Procesory s pam t se stopami

Procesory s pamětí se stopami

  • Procesory s pamětí se stopami jsou nazývány také multiskalární

  • Předzpracování instrukcí je spojené s předpovědí skoků

  • Předávání dat je buď lokální nebo globální

  • Vydávání instrukcí je v rámci stopy, jemenší a je připravováno kompilátorem

  • Činnost urychlují mnohobránové cache

Pokročilé architektury procesorů


Vektorov procesory iram 1

Vektorové procesory IRAM (1)

  • Paměť DRAM představuje hlavní paměť procesoru, je propojena na čipu širokým rozhraním

  • Obsahuje několik řetězených linek pro zpracování

  • Pro univerzální použití je výhodné několik řetězených linek pro zpracování vektorových a skalárních dat

Pokročilé architektury procesorů


Vektorov procesory iram 2

Vektorové procesory IRAM (2)

  • Další inovacejsou zkoumány pro kombinaci architektury VLIW a multivláknové procesory

  • Technologické řešení je předmětem vývoje

  • V současné době je realizována architektura IRAM s kapacitou paměti 96 MB DRAM

  • Další řešení předpokládá stránkování paměti a výměnu stránek mezi více čipy

Pokročilé architektury procesorů


Vektorov procesory smv 1

Vektorové procesory SMV (1)

  • Simultánní multivláknový procesor (SMV) využívá v architektuře instrukčníparalelismus (ILP) i datovýparalelismus (DLP)

  • SMV procesor komunikuje i hlavní pamětí na jiném čipu při latencích 20 až 100 taktů, takovou latenci by superskalární procesor nemohl tolerovat

Pokročilé architektury procesorů


Vektorov procesory smv 2

Vektorové procesory SMV (2)

  • Architektura SMV procesoru je vlastně pokročilá superskalární architektura rozšířená o vektorovou jednotku a multivláknový provoz

  • Vektorová jednotka má 128 vektorových registrů s kapacitou 128 operandů délky 64 bitů

  • Obstará 8 vláken a 16 fyzických registrů

Pokročilé architektury procesorů


Vektorov procesory smv 3

Vektorové procesory SMV (3)

  • Organizace paměti umožňuje po načtení čtyř instrukcí z jednoho vlákna libovolnou kombinaci instrukcí

  • Provádění instrukcí mimo pořadí zlepšuje výkonnost

  • K realizaci by stačilo 55 milionů transistorů

  • Zbytek 109 transistorů, které se vejdou na čip by mohlo sloužit jako paměť DRAM

Pokročilé architektury procesorů


Literatura

Literatura:

  • Dvořák, V.: Architektura a programování paralelních systémů, VUTIUM Brno, (2004), ISBN 80-214-2608-X

  • Dvořák, V., Drábek, V.: Architektura procesorů, VUTIUM Brno, (1999), ISBN 80-214-1458-8

  • Drábek, V.: Výstavba počítačů, PC-DIR, s.r.o. Brno, (1995), ISBN 80-214-0691-7

  • Mueller, S.: Osobní počítač, Computer Press, Praha, (2001), ISBN 80-7226-470-2

  • Pluháček, A.: Projektování logiky počítačů, Vydavatelství ČVUT Praha, (2003), ISBN 80-01-02145-9

Pokročilé architektury procesorů


  • Login