Ise tutorial
This presentation is the property of its rightful owner.
Sponsored Links
1 / 37

ISE Tutorial PowerPoint PPT Presentation


  • 57 Views
  • Uploaded on
  • Presentation posted in: General

ISE Tutorial. Project navigator. Izorni projektni fajlovi. Editor za HDL kod, sematski editor i sl. Lista operacija koje se mogu izvršavati nad izvornim fajlovima. Poruke koje softver šalje tokom izvršenja izabrane operacije. Kreiranje projekta. 1. Upišite ime projekta

Download Presentation

ISE Tutorial

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Ise tutorial

ISE Tutorial


Project navigator

Project navigator

Izorni projektni fajlovi

Editor za HDL kod, sematski editor i sl.

Lista operacija koje se mogu izvršavati nad izvornim fajlovima

Poruke koje softver šalje tokom izvršenja izabrane operacije

Arhitektura mikrosistema


Kreiranje projekta

Kreiranje projekta

1. Upišite ime projekta

2. Izaberite lokaciju gde će projekat biti smešten

3. Izaberite tip projekta (biramo HDL)

4. Next

2

1

3

Arhitektura mikrosistema

4


Izbor programabilnog kola

Izbor programabilnog kola

Bira se konkretno kolo za koje će biti realizovan projekat. Podesiti kao na slici

Ostalo staviti kako jeste

Arhitektura mikrosistema


Kreiranje novih izvornih fajlova

Kreiranje novih izvornih fajlova

Ovaj dijalog preskočiti -> Next

Arhitektura mikrosistema


Dodavanje postoje ih izvornih fajlova

Dodavanje postojećih izvornih fajlova

Ovaj dijalog preskočiti -> Next

Arhitektura mikrosistema


Rezime projekta

Rezime projekta

Informativni dijalog, poslednja mogućnost za povratak na prethodne korake (Back)

Biramo Finish

Arhitektura mikrosistema


Kreiran je novi projekat

Kreiran je novi projekat

Arhitektura mikrosistema


Kreiranje izvornog projektnog fajla

Kreiranje izvornog projektnog fajla

Desnim dugmetom miša preko oznake kola, a onda New Source

Arhitektura mikrosistema


Tip projektnog fajla

Tip projektnog fajla

  • Izaberite tipa projektnog fajla (biramo VHDL Module)

  • Upišite ime projektnog fajla (neka bude dek3u8)

  • Lokacija - neka ostane predložena lokacija

  • Next

1

2

3

4

Arhitektura mikrosistema


Definisanje interfejsa portova modula koji projektujemo

Definisanje interfejsa (portova) modula koji projektujemo

Za svaki port se navodi ime i smer. Za višebitne portove se unosi opseg indeksa (MSB do LSB) uz štikliranje opcije Bus.

Arhitektura mikrosistema


Rezime modula

Rezime modula

Informativni dijalog, poslednja mogućnost za povratak na prethodne korake (Back)

Biramo Finish

Arhitektura mikrosistema


Kreiran je novi modul

Kreiran je novi modul

Automatski generisan kostur VHDL opisa

Novi projektni fajl

Entitet

Šta sve možemo da radimo s ovim modulom

Ovde pišemo naš kod

Arhitektura mikrosistema


Pisanje koda

Pisanje koda

VHDL opis dekodera 3-u-8 s dozvolom rada

Arhitektura mikrosistema


Provera sintakse

Provera sintakse

Selektovan je projekti fajl

Dupli klik na Check Syntax

Ako u kodu nema sintaksnih grešaka pojaviće se zeleni kružić

Arhitektura mikrosistema


Sinteza

Sinteza

Selektovan je projekti fajl

Dupli klik na Synthesize

Ako je sinteza uspešno okončana, pojaviće se zeleni kružić

Arhitektura mikrosistema


Izve taj o sintezi

Izveštaj o sintezi

Koliko hardverskih resursa je utrošeno za sintezu kola

Dupli klik na

View Synthesis Report

Otvoriće se tekstualni fajl s izveštajem

Arhitektura mikrosistema


Rtl dijagram kako je kolo sintetizovano

RTL dijagram - kako je kolo sintetizovano

Zatvoriti na kraju

Dupli klik

Dupli klik

Arhitektura mikrosistema


Implementacija

Implementacija

Dupli klik na Implement Design

Ako je implementacija uspešno okončana, pojaviće se zeleni kružići

Arhitektura mikrosistema


Izve taj o implementaciji

Izveštaj o implementaciji

Podaci o stvarnom zauzeću

hardverskih resursa

Dupli klik na

Place & Rute Report

Otvoriće se tekstualni fajl s izveštajem

Arhitektura mikrosistema


Izve taj o pinovima

Izveštaj o pinovima

Veza portova modul koji smo projektovali i pinova FPGA kola

Dupli klik na

Pad Report

Arhitektura mikrosistema


Ograni enja constrains ucf user constraints file

Ograničenja - Constrains UCF - User Constraints File

  • Kreiranje UCF fajla

  • Izaberite tipa projektnog fajla (biramo Implement Constraints File)

  • Upišite ime projektnog fajla (neka bude dek3u8)

  • Lokacija - neka ostane predložena lokacija

  • Next

Desnim dugmetom miša preko oznake kola, a onda New Source

1

Arhitektura mikrosistema


Iz korisni kog uputstva za razvojnu plo u

Iz korisničkog uputstva za razvojnu ploču

y7

y0

e

d2

d1

d0

Arhitektura mikrosistema


Pisanje ucf fajla

Pisanje UCF fajla

Snimiti

UCF fajl

Dupli klik na

Edit Constraints otvara tekstualni dokument UCF

Cilj je da se definiše željeno povezivanje portova modula koji projektujemo i pinova FPGA kola

Nakon kreiranja UCF fajla neophodno je ponoviti implementaciju !

Arhitektura mikrosistema


Generisanje fajla za programiranje

Generisanje fajla za programiranje

Dupli klik na

Generate Programming File

Arhitektura mikrosistema


Povezivanje pc razvojni sistem

Povezivanje PC - Razvojni sistem

USB kabl

Arhitektura mikrosistema


Programiranje fpga kola

Programiranje FPGA kola

Dupli klik na

Configure Target Device

Izabrati Boundary Scan

Arhitektura mikrosistema


Programiranje fpga kola1

Programiranje FPGA kola

Desni taster preko teksta: “Right click to …”

Izabrati Initialize Chain

Arhitektura mikrosistema


Programiranje fpga kola2

Programiranje FPGA kola

Izbor konfiguracionig fajla

dek3u8.bit


Programiranje fpga kola3

Programiranje FPGA kola

Ovo upozorenje treba ignorisati - OK


Programiranje fpga kola4

Programiranje FPGA kola

Preskočiti - Cancel

Na razvojnoj ploči postoje 3 programabilna kola. Softver nudi mogućnost da se za svako od njih definise konfiguracioni fajl. Budući da u ovom primeru koristimo samo FPGA kolo, učitavanje konfiguracionih fajlova za preostala dva kola preskačemo.


Programiranje fpga kola5

Programiranje FPGA kola

Preskočiti - Cancel


Programiranje fpga kola6

Programiranje FPGA kola

Desnim dugmetom miša preko slike FPGA kola, a onda Program


Programiranje fpga kola7

Programiranje FPGA kola

Ovde samo OK


Programiranje fpga kola8

Programiranje FPGA kola

Programiranje FPGA je uspešno obavljeno !


Zadatak

Zadatak

  • Ponoviti postupak kreiranja projekta, unosa VHDL opisa, sinteze i implementacije dizajna, definisanja UCF ograničenja, generisanja fajla za programiranje i programiranja FPGA kola na primeru multipleksera 4-u-1.

y <= d(0) WHEN s = "00" ELSE

d(1) WHEN s = "01" ELSE

d(2) WHEN s = "10" ELSE

d(3);

Arhitektura mikrosistema


Ise tutorial

UCF

  • Linije podatak (d3, … d0) povezati na 4 tastera.

  • Selekcione signale (s1, s0) povezati na dva prekidača

  • Izlaz multipleksera (y) povezati na jednu LED

Arhitektura mikrosistema


  • Login