1 / 13

Выпускная квалификационная работа на соискание степени бакалавра студента 713 группы Кожина Е.С.

Выпускная квалификационная работа на соискание степени бакалавра студента 713 группы Кожина Е.С. Научный руководитель: Костенко В.О. Разработка интерфейса между системным коммутатором и контроллером памяти с использованием протокола AXI. Реализация в Эльбрус- S и СБИС МП.

naoko
Download Presentation

Выпускная квалификационная работа на соискание степени бакалавра студента 713 группы Кожина Е.С.

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Выпускная квалификационная работа на соискание степени бакалавра студента 713 группы Кожина Е.С. Научный руководитель: Костенко В.О. Разработка интерфейса между системным коммутатором и контроллером памяти с использованием протокола AXI

  2. Реализация в Эльбрус-S и СБИС МП • Два канала оперативной памяти • Интерфейс собственной разработки • Общий буфер данных по записи, реализованный на массиве регистров • Минусы • Сложность интерфейса для модификаций • Проблема масштабируемости • Большая занимаемая площадь

  3. Новый микропроцессорОКР «Кубик-2» • Четыре канала оперативной памяти DDR3 SDRAM • Частота 800-1000 МГц • Технология 40 нм

  4. Постановка задачи • Разработка интерфейсных модулей для 4-х канального контроллера оперативной памяти DDR3 SDRAM • Реализация нового буфера данных по записи • Автономное тестирование

  5. Особенности интерфейса AXI • Открытый стандарт • Отсутствие комбинационных петель • Регистры на выходах master и slave • Разделение каналов • Возможность обработки запросов вне порядка очереди

  6. Структурная схема системы MC_top – 4-х канальный контроллер памяти MC – ядро канала контроллера памяти mc_int – интерфейсный модуль

  7. Интерфейс с системой

  8. Структура write_buffer

  9. Операция«Чтение-Модификация-Запись»Операция«Чтение-Модификация-Запись»

  10. Запись целой кэш-строки • Строки write_buffer шириной в половину кэш-строки • При записи целой кэш-строки — выделение двух строк одновременно • Освобождение строк по id

  11. Результаты синтеза • Синтез на технологии 40 нм

  12. Результаты • Разработаны интерфейсные модули контроллера оперативной памяти с коммутатором запросов и буфер данных записи • Проведено автономное тестирование • Выполнен синтез устройства в составе контроллера памяти • Характеристики: • Работа на частоте 800-1000 МГц • Масштабируемость • Меньшее количество используемых ресурсов по сравнению с предыдущими проектами

  13. Спасибо за внимание

More Related