1 / 73

6 时序逻辑电路的分析和设计

6 时序逻辑电路的分析和设计. 6.1 时序逻辑电路的基本概念. 6.2 时序逻辑电路的分析. 6.3 同步时序逻辑电路的设计. 6 时序逻辑电路的分析和设计. 教学基本要求. 1 、熟练掌握时序逻辑电路的描述方式及相互转换。. 2 、熟练掌握时序逻辑电路的分析方法. 3 、熟练掌握时序逻辑电路的设计方法. 概 述. 时序逻辑电路是数字逻辑电路的重要组成部分。. 逻辑电路可分为 两大类：. 1 、组合电路：. 由若干逻辑门组成，电路不具记忆能力。. 电路的输出仅仅与 当时 的输入有关。. 2 、时序电路：. 延迟元件或触发器.

michaela-sweetman
Download Presentation

6 时序逻辑电路的分析和设计

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 6 时序逻辑电路的分析和设计 6.1 时序逻辑电路的基本概念 6.2 时序逻辑电路的分析 6.3 同步时序逻辑电路的设计

  2. 6 时序逻辑电路的分析和设计 教学基本要求 1、熟练掌握时序逻辑电路的描述方式及相互转换。 2、熟练掌握时序逻辑电路的分析方法 3、熟练掌握时序逻辑电路的设计方法

  3. 概 述 时序逻辑电路是数字逻辑电路的重要组成部分。 逻辑电路可分为两大类： 1、组合电路： 由若干逻辑门组成，电路不具记忆能力。 电路的输出仅仅与当时的输入有关。 2、时序电路： 延迟元件或触发器 存储电路，因而具有记忆能力。 电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关。

  4. X1 Z1 Zj Xi 组合电路 存储电路 Qr Yr Q1 Y1 6.1 时序逻辑电路的基本概念 逻辑电路中存在反馈，时序电路的输出由 电路的输入和电路原来的状态共同决定。 6.1.1 时序逻辑电路的结构 输 出 信 号 输 入 信 号 触 发 器 的 控 制 输 入 触 发 器 状 态 输 出 存 储 电 路 的 输 入 输 出 状 态

  5. 逻辑关系方程： X(X1，…Xi) Z(Z1，…Zj) Q(Q1，…Qr) Y(Y1，…Yr) 各信号之间的逻辑关系方程组： Z＝F1(X，Qn) 输出方程 Y＝F2(X，Qn) 驱动方程 Qn+1＝F3(Y，Qn) 状态方程

  6. 6.1.2 时序逻辑电路的分类 1、从控制时序状态的脉冲源来分： 同步： 存储电路里所有触发器有一个统一的时钟源 时序电路 异步： 没有统一的时钟脉冲,电路的状态更新不是同时发生的。 同步的速度高于异步，但结构一般比后者复杂。

  7. 2、从输出信号的特点分： Z = F1 [ X , Qn] 同步时序电路 米里（Melay）型： 莫尔（Moore)型： Z = F1 [Qn]

  8. 6.1.3 时序电路的四种描述方法 时序电路功能的四种描述方法：逻辑方程式、状态转换表、状态图和时序图。 1.逻辑方程式 Z＝F1(X，Qn) 输出方程 Y＝F2(X，Qn) 驱动方程 Qn+1＝F3(Y，Qn) 状态方程

  9. 2、状态转换表 次态／输出 现 态 状态表是反映时序逻辑电路的输出Y、输入X、次态Qn+1以及现态 Qn之间的对应取值关系的表格。

  10. 0/0 0/0 X/Y 1/0 00 01 11 10 0/0 0/0 1/0 1/0 1/1 3. 状态图 状态图是反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形. X/Y Q1Q0 该图表示Q1Q0的状态转换情况，斜线上方是输入信号X，斜线下方是输出信号Y，连线及箭头表示转换的方向。

  11. 4、时序图 能直观地描述电路输入信号、输出信号以及CP,在时间上的对应关系，也称波特图。 0 0 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 能直观地描述电路输入信号、输出信号及电路状态在时间上的对应关系 。 四种描述方式是可以相互转换的。

  12. 举例说明 1.逻辑方程式： 输出方程 激励方程组 状态方程组

  13. A Y 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 0 0 1 1 0 1 1 1 0 1 1 0 0 0 1 1 1 1 0 1 0 2. 状态转换表 状态转换表 根据方程组列出状态转换真值表 状态转换真值表 输出方程 状态方程组

  14. A Y 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 0 0 1 1 0 1 1 1 0 1 1 0 0 0 1 1 1 1 0 1 0 将状态转换真值表转换为状态表 状态转换真值表 状态表 A=0 A=1 0 0 0 0 / 0 1 0 / 0 0 1 0 1 / 0 0 0/ 1 1 0 0 0 / 1 1 1 / 0 1 1 0 0/ 1 0 1 / 0

  15. A=0 A=1 1 1 0 0/ 1 0 1 / 0 0 1 0 1 / 0 1 0 0 0/ 1 0 0 / 1 1 1 / 0 0 0 0 0 / 0 1 0 / 0 3. 状态图 0/0 1/0 状态表 0/1 1/0 0/1 0/1 1/0 1/0

  16. 状态表 A=0 A=1 Q0 Q1 1 1 0 0/ 1 0 1 / 0 0 1 0 1 / 0 1 0 0 0/ 1 0 0 / 1 1 1 / 0 0 0 0 0 / 0 1 0 / 0 4 . 波形图 1 0 0 0 1 0 0 0 0 1 0 1 1 1

  17. 6.2 时序逻辑电路的分析 6.2.1 分析时序逻辑电路的一般步骤: 1.确定电路的输入、输出信号、触发器的类型等 ； 2.从给定的逻辑图中，写出各触发器的驱动方程及电路的输出方程； 3.将每个触发器的驱动方程代入其特性方程中，得出其状态方程; 4.由状态方程、输出方程列出状态转换表； 5.画出完整的状态转换图或时序波形图； 6.根据状态转换图或时序波形图分析逻辑功能。

  18. 1J 1J ＞ ＞ C1 C1 1K 1K Y1 Q1 Q2 CP 6.2.2 同步时序逻辑电路的分析举例 先介绍相对简单的Moore型时序逻辑电路，再介绍相对复杂的Mealy型时序逻辑电路 例1 试分析下图所示时序电路的逻辑功能。 解：由电路图可知，此为同步时序逻辑电路，无输入信号 所以，属Moore型 1.写出各触发器的驱动方程和输出方程。 Y2 输出方程： 驱动方程：

  19. J2=Q1 K2=1 J2 K2 J1 K1 J1=Q2 K1=1 2.将驱动方程代入JKFF的特性方程，求JKFF的的次态方程。 JKFF的特性方程： 得： • 列表有两种方法： • 列出所有FF的输入状态， • 根据FF功能可得次态。 3.列状态表，画状态图和时序图。 现 态 触发器输入 次 态 • 代入法。将代入特性方程，得到 • 再将01代入得到10···· 00011011 0101 1111 1100 1111 0 1 100 000

  20. 00 01 10 画状态图和时序图 Q2Q1 4. 由状态图和时序图可确定： 该时序电路为同步三进制计数器。

  21. 例2 试分析如图所示时序电路的逻辑功能。 解： 电路是由两个JK触发器组成的Mealy型同步时序电路。 1.写出各逻辑方程式： 输出方程 Y=Q2Q1 激励方程 J1=K1=1 J2=K2=X  Q1

  22. 状态方程 2.将激励方程代入JK触发器的特性方程得到状态方程 J1=K1=1 J2=K2=X  Q1

  23. 3. 列状态表，画状态图和时序图。 X = 0 X = 1 X Z Z Z 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 • 0 0 • 01 • 0 • 1 1

  24. 状态图

  25. 波形图 波形可以根据状态转换表、状态转换图或方程画出。 Z

  26. 4. 确定逻辑功能 • X=0时， 电路进行加1计数 。 • X=1时， 电路进行减1计数 。 所以，此电路为： 可控的四进制计数器

  27. = n n D Q Q 1 0 0 = D Q n 1 0 = D Q n 2 1 = = n n Q D Q Q + 1 n 1 0 0 0 = = Q D Q + 1 n n 1 1 0 = = Q D Q + 1 n n 2 2 1 *例3 分析图所示的同步时序电路 1.了解电路组成。 属于穆尔型时序电路。 2.写出下列各逻辑方程式： 激励方程 状态方程

  28. = n n Q Q Q + 1 n 1 0 0 = Q Q + 1 n n 1 0 = Q Q + 1 n n 1 1 0 0 1 1 2 1 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 1 0 ３.列出状态转换表或画出状态图和波形图； 状态表 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 1 0 0

  29. 状态表 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 1 0 根据状态表画出状态图 电路具有自启动能力

  30. 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 画出时序图

  31. 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 4.确定逻辑功能 脉冲分配电路或对CP的三分频电路

  32. 1J 1J 1J ＞ ＞ ＞ C1 C1 C1 1K 1K 1K 6.2.2 同步时序逻辑电路的分析举例（续） *例4 分析下图所示同步时序逻辑电路，试画出在CP时钟脉冲信号作用下，电路L1~L4的波形图，并确定电路逻辑功能。（设各触发器初态均为0） 解： 1.了解电路组成。 输出与输入无关 莫尔型同步时序电路。 输 入 信 号 输 出 信 号 2. 写出各触发器的驱动方程。

  33. + = + 1 n n n n n Q Q Q Q Q 0 2 0 2 0 3. 求出电路状态方程

  34. 4. 求输出方程

  35. + = + 1 n n n n n Q Q Q Q Q 0 2 0 2 0 5. 列出其状态转换表，画出状态转换图和波形图 状态转换表

  36. 画出状态图 波形图（略）

  37. 6.电路自启动能力的确定 本电路具有自启动能力。

  38. 6.2.3 异步时序逻辑电路的分析举例 1. 异步时序逻辑电路的分析方法： 与同步时序逻辑电路分析方法相似，但要特别注意各触发器的时钟脉冲输入端的时钟信号状态。 分析步骤: (1) 列出电路方程 时钟方程 触发器的驱动方程； 电路输出方程。 —— 触发器时钟信号逻辑表达式； (2) 求电路状态方程 将驱动方程代入相应触发器的特性方程，求出电路状态方程。 (3) 列出状态转换表或画出状态图和波形图.

  39. 2. 异步电路分析举例: 如有时钟脉冲触发信号时，触发器状态变化； 如无时钟脉冲触发信号时，触发器状态不变。 例6.2.3 分析图6.2.7所示逻辑电路。 解(1) 写出电路方程式 ①时钟方程 CP0=CP, 上升沿触发 CP1=Q0，仅当Q0由0  1时， Q1才可能改变状态。 ②输出方程 ③驱动方程 (2) 求电路状态方程 (CP由0→1时此式有效) (Q0由0→1时此式有效)

  40. CP0=CP CP1=Q0 时钟方程 输出方程 状态方程 （3）. 列状态表、画状态图、波形图 (X----无触发沿) 1 1   1 1 x  1 0 1 0   0 1 0 1 x  0 0 0 0   1 1

  41. 根据状态图画时序图

  42. TCP 1 0 0 1 4、确定逻辑功能 由状态图和时序图可知，此电路是一个异步四进制减法计数器，Z 是借位信号。 也可把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为 4TCP，脉宽为 1TCP。

  43. 二分频 四分频 Q 0 Q 1 由时序图可看出，该电路是四进制计数器，又称为四分频电路。所谓的分频电路是将输入的高频信号变为低频信号输出的电路。四分频是指输出信号的频率是输入信号频率的四分之一。 Q0的输出的波形的频率是CP的1/2。 Q1的输出的波形的频率是CP的1/4。

  44. 2. 异步电路分析举例(续): *例2 分析如图所示时序逻辑电路，试列出状态转换表。 解(1) 写出电路方程式 ①时钟方程CP1=CP  Q2CP2=CP ②驱动方程 ③输出方程 (2) 求电路状态方程 ( Qn+1=D )

  45. n + 1 n + 1 Q Q 2 1 0 1 0 1 0 0 0 1 0 (3) 列出电路状态转换表 设触发器初态均为0，分析电路后列电路状态转换真值表如下： CP1=CP  Q2CP2=CP 设触发器初态均为01，在CP脉冲信号的作用下，两触发器将保持状态不变。换言之，01为无效状态。

  46. *例3 分析如图所示异步时序逻辑电路，画出电路状态图和波形图。 解(1) 写出电路方程式 ①时钟方程 D2= Q0 Q1 ②驱动方程

  47. (2) 求电路状态方程 D2= Q0 Q1

  48. (3)列电路状态转换真值表 D2= Q0 Q1

  49. (4) 画出状态图和波形图 { end }

  50. 画出 确定 选择 状态 状态 激励方程组 逻辑图并 和 逻辑抽象 建立原始 触发器 化简 分配 检查自启 输出方程组 类型 动能力 状态图和 状态表 6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。本节主要介绍用触发器和门电路设计同步时序逻辑电路的方法。 6.3.1 设计同步时序逻辑电路的一般步骤

More Related