1 / 73

第 3 章 数字电路

第 3 章 数字电路. 学习要求. 熟悉 CMOS 逻辑门的构成和特性参数 了解 TTL 逻辑门的构成和特性参数 了解有关数字电路电气方面的基础知识，以便构建出符合实际要求的电路和系统 了解 CMOS 电路电气特性的几个指标 熟悉噪声容限、扇入、扇出等含义 掌握影响速度的两个因素：转换时间与传播速度 理解三态门、传输门、漏极开路门等工作原理. 学习内容. 逻辑信号与门电路 逻辑系列 CMOS 逻辑 CMOS 电路的电气特性和动态电气特性 三态门、传输门、漏极开路门 双极逻辑 晶体管 - 晶体管逻辑 TTL 系列 目的

merritt-davidson
Download Presentation

第 3 章 数字电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第3章 数字电路

  2. 学习要求 • 熟悉CMOS逻辑门的构成和特性参数 • 了解TTL逻辑门的构成和特性参数 • 了解有关数字电路电气方面的基础知识，以便构建出符合实际要求的电路和系统 • 了解CMOS电路电气特性的几个指标 • 熟悉噪声容限、扇入、扇出等含义 • 掌握影响速度的两个因素：转换时间与传播速度 • 理解三态门、传输门、漏极开路门等工作原理

  3. 学习内容 • 逻辑信号与门电路 • 逻辑系列 • CMOS逻辑 • CMOS电路的电气特性和动态电气特性 • 三态门、传输门、漏极开路门 • 双极逻辑 • 晶体管-晶体管逻辑 • TTL系列 目的 掌握有关数字电路电气方面的坚实的工作知识，构建出实际电路和系统

  4. 作业 3.15，3.19，3.36，3.54，3.61，3.89，3.92 • 思考 1、普通门能进行线与连接吗？ 2、不同的CMOS逻辑门不用的输入端的处理？ 3、不同的TTL逻辑门不用的输入端的处理？ 4、三态门与漏极开路门结合应用举例中，如何保证使能端只能有一位输入而同时禁止其它位

  5. 3.1 逻辑信号与门电路 • 数字逻辑（digital logic） 将物理量实际值的无穷集映射为两个子集，对应于2个可能的数或逻辑值（logic values）：0和1， 优点：隐藏了模拟世界的缺陷。 通过采用开关代数、表及其他抽象方法来描述电路中简单的0和1运算，就可以对数字逻辑电路进行功能上的分析与设计。

  6. 通常，称逻辑值0或1为二进制数字（binary digit）或一位（b i t） • 若应用中需要两个以上的离散值，可增加位数，n位数可代表2n个不同的组合值。

  7. 关于0和1、高和低 低：代数上表示低电压范围的信号，解释为逻辑0； 高：代数上表示高电压范围的信号，解释为逻辑1。 • 正逻辑（positive logic） 用0对应低、1对应高 • 负逻辑（negative logic） 1对应低、0对应高（不太常用）

  8. 逻辑电路可简单地表示为具有一定数目 输入输出端的“黑匣子”

  9. 数字电路分类 • 组合电路 • 时序电路 • 组合电路--输出只依赖于当前输入的逻辑电路 • 其运算操作可由真值表（truth table）完全描述 真值表是一种由逻辑变量所有可能的取值组合与对应的逻辑函数值所构成的表格.

  10. 次 态 y2 (n+1)y1 (n+1) 现 态y2 y1 x 0 x = 0 x = 1 00 01 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 1 0 1 1 0 1 11 10 0 时序电路--输出不仅依赖于当前输入、还依赖于过去输入的顺序（有记忆的电路） 电路的特性可由状态表（state table）和状态图（状态表的另一种表示形式）来描述。状态表列出了电路的输出和下一状态，而此时的输出和状态是当前状态和输入的函数。

  11. 3种基本逻辑函数 • “与”（A N D）、“或”（O R）和“非”（N O T） • 能够用来构建任何组合数字逻辑电路 • “简单逻辑门电路”的功能 • 与门（A N D g a t e）：当且仅当所有输入为1时，产生输出1。 • • 或门（O R g a t e）：当且仅当一个或多个输入为1时，就产生输出1。 • • 非门（N O T g a t e）：通常称为反相器（i n v e r t e r），它产生一个与输入值相反的输出。 • 反相器符号输出处的小圆圈称为反相圈，表示“反相”特性

  12. 复合逻辑门电路 • 复合门在逻辑功能上是简单逻辑门的组合，实际性能上有所提高。常用的复合门有"与非"门，"或非"门、"与或非"门和"异或"门等。

  13. (a) 异或门 (b) 异或非门

  14. 定时图（timing diagram） • 显示了电路如何对时变模式的输入信号产生响应。 • 逻辑信号在0和1之间的变化不是立即发生的，而且输出对输入变化的响应会有一点延迟

  15. 3.2 逻辑系列 设计电子逻辑电路的方法有很多 • 2 0世纪3 0年代贝尔实验室开发的第一部电控逻辑电路是基于继电器逻辑的 • 2 0世纪4 0年代中期的首部电子数字计算机（ E n i a c）是基于真空管的逻辑电路。 • 2 0世纪5 0年代末期发明的半导体二极管和双极结型晶体管

  16. 2 0世纪6 0年代发明的集成电路（integrated circuit, IC）将二极管、晶体管以及其他元件都制作在一块芯片上， • 2 0世纪6 0年还出现了第1个集成电路逻辑系列。 • 2 0世纪6 0年首先出现的T T L • 2 0世纪9 0年代，T T L已基本被C M O S所取代 • 2 0世纪8 0年代中期开始， M O S电路，尤其是互补M O S（complementary MOS）的进步，大大提高了其性能和通用性

  17. 新的大规模集成电路，如微处理器和存储器，大多采用C M O S电路 • 采用T T L逻辑系列设计的小、中规模应用场合，现在则也有可能采用C M O S器件，C M O S电路能实现同样的功能，而速度更高、功耗更低 • C M O S电路已占领了绝大部分世界I C市场 • C M O S逻辑是最容易理解并最适合商业数字逻辑技术的逻辑

  18. 3.3 CMOS逻辑 • 电平：电压等级的高或低 • 高电平：+5v (TTL逻辑理想情况下） • 低电平： 0v（TTL逻辑理想情况下） • 正逻辑：高电平用1表示，低电平用0表示 • 典型的C M O S逻辑电路在5 V电源下工作，

  19. MOS晶体管 • M O S晶体管可被模型化为一种3端子压控电阻器件，将输入电压加到一个端子上，去控制其他两端子间的电阻

  20. 工作状态 电阻特别高（即晶体管“断开”状态） 或特别低（即晶体管“导通”状态） • M O S晶体管分类 n沟道型和p沟道型。

  21. M O S晶体管的栅极具有非常高的阻抗 无论栅电压如何，igs、isd≈0，Rgs、Rgd ∞，（大于兆欧）。流过这个电阻的电流非常小，典型值为低于1微安（µA ，1 0-6A），该电流被称为漏电流 M O S晶体管的栅与源和漏之间有电容性耦合

  22. 基本的C M O S反相器电路 N M O S和P M O S晶体管以互补的方式共用就形成C M O S逻辑 Vdd=+5.0V Q2 p沟道 Vout Vin IN OUT Q1 n沟道 图3-10 CMOS反相器电路原理图和逻辑符号

  23. 电路功能 Vin Q1 Q2 Vout 0.0(L) off on 5.0(H) 5.0(H) on off 0.0(L) Q2 p沟道，当in为低电平时“导通” Q1 n沟道，当Vin为高电平时“导通”

  24. 与非门”和“或非门” 与非门 或非门

  25. C M O S与非门和或非门具有不同的性能。对于相同的硅面积， n沟道晶体管的“导通” 电阻比p沟道晶体管的要低 当晶体管串联时， k个n沟道晶体管的“导通”电阻比k个p沟道晶体管的“导通”电阻低 结果， k输入的与非门通常比k输入的或非门速度更快

  26. 扇入 在特定的逻辑系列中，门电路所具有的输入端的数目，被称为该逻辑系列的扇入

  27. 实际上串联晶体管“导通”电阻的可加性限制了C M O S门的扇入数 典型地，或非门最多可有4个输入，与非门最多可有6个输入。

  28. 非反相门

  29. CMOS“与或非”门AOI和“或与非”门OAI

  30. C M O S“与或非”门（ A O I）、“或与非”门（ O A I）的速度及其他电气特性，与单独的C M O S与非门或者或非门很具有可比性。可在一级延迟下实现二级逻辑（与-或”或“或-与”） 一般使用“与或非”门 由于许多硬件描述语言（ H D L）综合工具能在合适条件下，自动地将与/或逻辑转化为与或非门，所以CMOS VLSI器件内部通常都使用这些门电路

  31. 3.4 CMOS电路的电气特性 • CMOS电路的电气特性提供在很多场合下适用的工程设计容限（engineering design margins）—这是电路在最坏的条件下仍能正常工作的保证 • 有关CMOS电路的电气特性参数包括:逻辑电压电平、直流噪声容限、扇出、速度、噪声、静电放电、漏极开路输出、三态输出

  32. 建立时间tSU 触发器的数据端数据稳定到时钟上升沿的时间 • 保持时间tH 时钟脉冲的后沿到触发器输入端数据开始变化的时间 clk D 建立时间tS 保持时间tH

  33. CMOS稳态电气特性 ◇逻辑电压电平 正常条件下运作的C M O S器件，能确保产生的输出电压电平处在定义好的“低”和“高”电压范围内，而且能够在更宽的范围内识别“低”和“高”的输入电压电平

  34. 定义：低输入电平＜2.4V 高输入电平＞2 . 6伏 2.4 V～2.6 V，反相器产生非逻辑输出电压。

  35. 工程实践表明，对低态和高态，应采用更为保守的规格。工程实践表明，对低态和高态，应采用更为保守的规格。 用如表3 - 3所列出的数据表来说明这些参数，参数定义如下： VO H m i n输出为高态时的最小输出电压。 VI H m i n能保证被识别为高态时的最小输入电压。 VI L m a x能保证被识别为低态时的最大输入电压。 VO L m a x输出为低态时的最大输出电压。 输入电压主要由两种晶体管的开关门限电压决定 输出电压主要由晶体管的“导通”电阻决定。 典型C M O S逻辑系列（ H C系列）的保守规格

  36. 供电轨道 电源电压VC C与“地”之间的通路 C M O S电平就是典型的供电轨道的函数： VOHminVCC-0.1 V VIHmin VCC的7 0 % VILmaxVCC的3 0 % VOLmax地+0.1 V 表3 - 3中的VOHmin为4.4 V，比VCC仅下降了0.1 V，这是在VCC最小值（5 . 0-10% = 4.5 V）条件下指定的最坏值。

  37. ◇直流噪声容限 是一种对噪声程度的度量，表示多大的噪声会使最坏输出电压被破坏成为不可识别的输入值 非负的直流噪声容限能确保：由输出所产生的低电压最高值，总是要比可靠地解释为“低”的输入最高值还要低；而输出所产生的高电压最低值，总是要比可靠地解释为“高”的输入最低值还要高

  38. HC系列C M O S的低态状态， 低态直流噪声容限=VILmax-VOLmax = 1.35 V -0 . 1 V=1.25 V 高态直流噪声容限=VOHmin-VIHmin =4.9v-3.5v=1.4V 通常，驱动其他C M O S输入时，C M O S输出的直流噪声容限都非常好。 IIH高态时流入输入端的最大电流。 IIL低态时流入输入端的最大电流。 表3 - 3中所示的H C 0 0的输入电流仅为± 1 µ A 。C M O S器件的功耗远远小于双极逻辑电路（如T T L和E C L）

More Related