Download
1 / 33
340 likes | 598 Views
Chapter 11. BJT 數位電路. 本章重點一覽. 11.1 BJT 轉換特性 11.2 簡單 BJT 反相器 11.3 TTL 邏輯電路 11.4 TTL 特性 電壓轉換曲線 TTL 族群. 本章重點一覽. 11.5 ECL 邏輯電路 瓜分電流 ECL 反相器 ECL 電路分析 ECL 規格 OR/NOR gate 11.6 BiCMOS 邏輯電路 11.7 結語. 11.1 BJT 轉換特性. V CC. R C. V o. V i. Q.
E N D
Chapter 11 BJT數位電路
本章重點一覽 • 11.1 BJT轉換特性 • 11.2 簡單BJT反相器 • 11.3 TTL邏輯電路 • 11.4 TTL 特性 電壓轉換曲線TTL族群
本章重點一覽 • 11.5 ECL邏輯電路瓜分電流ECL反相器ECL電路分析ECL規格OR/NOR gate • 11.6 BiCMOS邏輯電路 • 11.7 結語
11.1 BJT轉換特性 VCC RC Vo Vi Q • 數位電路的應用上主要將BJT工作在cutoff及saturation兩個mode 由於pn-junction內部的電容效應，使得BJT無法瞬間由cutoff mode轉換至saturation mode，反之亦然。
11.1 BJT轉換特性 n+ p n + VCE 電子流動方向 VBE + • 當Vi = VCC，BJT處於saturation mode 時，其Base充滿大量由Emitter而來的自由電子，此時Base類似一個儲存電荷的電容，當Vi瞬間由VCC降為0V時，原本累積在Base上的電荷並不會馬上消失，必須等待儲存電荷清除之後，BJT才會轉變至cutoff mode，使得Vo = VCC。這段時間稱為儲存時間(storage time, ts)。 • 當Vi由0V變成VCC時，由於B-E界面的電容效應，BJT無法瞬間由 cutoff mode轉換至saturation mode。必須等到B-E界面電容充電完成後，BJT才真正進入 saturation mode。這段時間延遲便是td。 一般而言ts >> td，所以如何降低ts 成為BJT數位電路設計上的重要考慮。
11.2 簡單BJT反相器 VCC RC Vo Vi Q • 由一顆電晶體和一顆電阻所組成的簡單電路 • 當Vi = VH = VCC，Q導通且工作於saturation mode， • 當Vi = VL = 0.2V，Q不導通，IC = 0， • 由於電阻RC的緣故，簡單BJT反相器面臨功率損耗和切換速度兩者無法兼顧的問題。
11.2 簡單BJT反相器 VCC RC Vo RB Vi Q • 在Vi = VCC的情況下，VCC直接跨在B-E界面，可能造成BJT因電流過大而燒燬，所以利用一顆額外的電阻RB隔離Vi及B極。使B極電壓VB約等於0.7V 左圖的BJT數位電路，主要由電阻和電晶體所組成，稱為Resistor-Transistor Logic (RTL)
11.2 簡單BJT反相器 • Resistor-Transistor Logic (RTL) • 當Vi = VCC時： • 必須適當選擇RB和RC，才能使BJT工作在saturation mode。所以：
11.3 TTL邏輯電路 VCC = 5V R2 1.6K R4 130 R3 4K Q2 D Vi Q3 Vo Q4 Q1 R1 1K • TTL inverter的標準電路 • 當Vi = VH，各個電晶體的工作模式為：Q4：inverse active modeQ3：saturation modeQ1：saturation modeQ2：cutoff modeD：OFF • 當Vi = VL(假定VL = 0.2V)，各電晶體工作模式為：Q4：saturation modeQ3：cutoff modeQ1：cutoff modeQ2：active modeD：ON VBE(ON) = 0.7VVCE(sat) = 0.2V
11.3 TTL邏輯電路 • 當Vi = VH，IIH 14.5A是一個很小的電流，而IIH是由前級電路所提供。換句話說，Q4可以降低前級電路的輸出電流，因此增加前級電路的fanout (前級電路亦為TTL)。 • 當Vi = VH，VC4 = 1.4V。當Vi由 VH轉變為VL的瞬間，由於寄生電容效應所以VC4暫時仍維持在1.4V，此時Q4處於active mode，造成大量電流流出Q3的B極，使Q3迅速由saturation mode轉為cutoff mode，有效降低storage time(ts)。
11.3 TTL邏輯電路 • 當Vi = VL，Vo = VH。當Vi由VL轉變為VH 的瞬間，由於寄生電容效應使Vo仍暫時維持在高電位，此時Q1處於active mode。由於Q1的B極電流很大(2.64mA)，造成很大的IC(IC = IB)，可以很快將輸出端寄生電容累積的電荷放電，使Vo迅速由高電位降為低電位。 • 在正常情況下，Q2在active mode 與cutoff mode間作切換，所以沒有ts的問題，可以快速轉換。(這是採用此結構的重要因素)
11.3 TTL邏輯電路 • Q2和Q1導通時分別將Vo提高及拉低，分別稱為pull-up transistor 及pull-down transistor。這種作法稱為active pull-up及active pull-down，乃是用主動元件(電晶體)來達成電位改變的設計方法，如此可以加速輸出電位的轉換。
11.4 TTL特性 Vo 3.7V 2.7V 0.1V Vi(V) 0.5 1.2 1.4 • 電壓轉換曲線 在輸出端不接任何邏輯閘的情況下： VOH 3.7V，VOL 0.1VVIH 1.4V，VIL 0.5VNML = VIL – VOL = 0.4VNMH = VOH – VIH = 2.3V
11.4 TTL特性 • 市售標準的TTL IC其規格為：(在輸出端外接十個邏輯閘的情況下)： • 由此可以看出TTL的特性不及CMOS那麼好。 VOH = 2.4V，VOL = 0.4V VIH = 2V，VIL = 0.8VNML = VIL – VOL = 0.4VNMH = VOH – VIH = 0.4V
11.4 TTL特性 • TTL族群： • 市面上常見的標準TTL積體電路有編號54 xx(54-系列)及編號74 xx(74-系列)兩個系列。 • 由於標準TTL的特性不是很好，所以許多類似的TTL電路陸續被設計出來，以得到更快的速度或更小的功率損耗。
11.5 ECL邏輯電路 VCC R1 R2 Vo S1 S2 Io • Emitter-Coupled Logic(ECL)設計主要源於一個很特別的「瓜分電流」的觀念。 • S1和S2 為開關。假設流經R1、R2的電流分別為I1和I2，則： • 若S1“close”，S2“open”，則： • 若S1“open”，S2“close”，則： I1 I2 = Io I1 = Io，I2 = 0Vo = VCC I2R2 = VCC (高電位) I1 = 0 ，I2 = IoVo = VCC IoR2 (低電位)
11.5 ECL邏輯電路 VCC R1 R2 Vo V1 V2 Q2 Q1 Io • 用兩顆BJT來取代兩個開關S1&S2： • 由於Q1和Q2的射極接在一起，且在active mode時IC對VBE非常敏感，假設流經R1、R2的電流分別為I1和I2： • 當V1比V2稍大一點(V1 V2 > 0.1V)，所有電流幾乎都被I1拿走： • 當V1比V2稍小一點(V2 V1 > 0.1V)，所有電流幾乎都由I2分走： I1 Io，I2 0Vo VCC (VH) I1 0，I2 IoVo= VCC IoR2(VL)
11.5 ECL邏輯電路 • 此處兩顆BJT工作在active mode或cutoff mode，故有極快的切換速度。 • Vo由兩個輸入電壓差(V1 – V2 )所決定，而更重要的是：輸出端的高低電壓差(VH VL =IoR2)是由電流源及電阻決定，而非由電晶體的VCE所決定。
11.5 ECL邏輯電路 RC1 RC2 245 220 Q4 Vo R1 907 Q3 VR Vi Q1 Q2 D1 R3 6.1K D2 RE 779 R2 VEE(5.2V) • ECL反相器 • (Q1，Q2，RC1，RC2，RE)所組成的差動對是主要電路。 • (Q3，D1，D2，R1，R2，R3)是提供參考電壓VR的輔助電路。 • Q4則是為了提供穩定輸出電壓的輔助電路。 • ECL採用負電源(0V/5.2V)，以此可有效降低雜訊影響。 4.98K
11.5 ECL邏輯電路 RC1 RC2 245 220 Q4 Vo R1 907 Q3 VR Vi Q1 Q2 D1 R3 6.1K D2 RE 779 R2 VEE(5.2V) • ECL反相器—主要電路：利用Q1、Q2組成的差動電路來達成，其中Vi是輸入電壓而VR是固定的參考電壓 。 • 假設Io為流經RE的電流： • 當Vi VR > 0.1V，所有電流幾乎都流向Q1： • 當VR Vi > 0.1V，所有電流幾乎都流向Q2： Io = IE1 + IE2 IC1 + IC2 VC1 = IC1 RC1 (低電位) 4.98K VC1 0V(高電位)
11.5 ECL邏輯電路 • ECL反相器—主要電路： • 不管VC1處於高電位或低電位，Q4皆處於導通狀態，所以： 因此Vo和 Vi呈反相關係，所以這是一個反相器。
11.5 ECL邏輯電路 R1 IB2 VR Q2 R2 5.2V • ECL反相器—參考電位： • Step1：利用兩個電阻來決定參考電壓VR • 當Q2導通時，IB2≠0：VR = (IR2 + IB2)R1 • 當Q2不導通時，IB2 = 0：VR = IR2 R1 缺點：VR不是很穩定，容易受IB2的影響。
11.5 ECL邏輯電路 R1 IB3 Q3 VR Q2 R2 R3 • ECL反相器—參考電位： • Step2：加上Q3，使得 幾乎不受IB2影響 加上Q3之後：所以當Q2切換造成IB2變動時，IB3對應的變動很小 ，使得VR能保持穩定。 缺點：VBE 會受到溫度影響，其溫度係數約為=2mV/C
11.5 ECL邏輯電路 R1 + Q3 Q2 D1 D2 R3 Io R2 RE • ECL反相器—參考電位(完整電路)： • Step3：加上兩顆二極體D1和D2 = IR2R2 + VD1 + VD2 – 5.2V VE2 = IR2 R2 + VD1 + VD2 VBE3 VBE2 – 5.2V 當溫度改變時，因為二極體導通電壓的溫度係數與電晶體相同(皆為pn-junction)，所以(VD1，VD2)自動補償(VBE2，VBE3)的溫度變化，使VE2 幾乎不受溫度影響，連帶使Io及Vo保持穩定。
11.5 ECL邏輯電路 220 245 RC1 RC2 IB4 Vo Vi VR Q2 Q1 RL RE Io 5.2V • ECL反相器—輸出電路： • Step1：Q1的C極(VC1)直接作為反相器的輸出 當Vi < VR時，Q1不導通。若(即未接負載)，若RL = RC1，缺點：VC1受RL的影響很大，不同負載明顯影響VC1的準位。
11.5 ECL邏輯電路 RC1 RC2 IB4 Q4 Vo Vi VR Q2 Q1 RL RE 5.2V • ECL反相器—輸出電路(完整電路)： • Step2：加上Q4，大幅降低RL對Vo的影響 當Vi < VR時，Q1不導通。若 ，IB4 = 0：若RL = RC1，IB4 0，但因為IB4很小： VC1 = IB4RC1 = 0 VC1 = IB4RC1 0V VC1 幾乎不受RL影響，也代表Vo幾乎不受RL影響 。
11.5 ECL邏輯電路 • 電路分析(假設BJT和diode的導通電壓皆為0.7V )： • 利用R1、R2可以決定VR，所以可以利用不同的電阻值來獲得所要的電壓準位。 • 在給定元件值的情況下，其高低準位對應的電壓可以很容易算出來。
11.5 ECL邏輯電路 • ECL規格 • Motorola MECL系列ECL邏輯電路的規格： • 由此可以看出ECL只要很小的輸入電壓變動便將電流完全轉移，加上電晶體在active mode/cutoff mode切換，故能在極短時間內完成轉換。
11.5 ECL邏輯電路 • ECL的缺點： • 由於微小電壓就能使輸出改變準位，故易受雜訊干擾，即雜訊邊距(noise margin)較小。 • 由於不管Vo在高準位或低準位，皆有電晶體處於導通狀態，所以功率損耗大。
11.5 ECL邏輯電路 RC1 RC2 Y Y' A B VR QR RE • 雙輸入或閘／反或閘(two-input OR/NOR gate) 它基本上與ECL反相器類似，只是有兩個輸入(A，B)及兩個輸出(Y，Y') 其邏輯功能為：即OR/NOR gate的功能。 由此可以看出ECL的差動結構先天存在兩個反相的輸出，電路本身比TTL富彈性。
11.6 BiCMOS邏輯電路 • BiCMOS的設計理念是集BJT能瞬間提供大電流以降低傳輸延遲，以及CMOS低功率損耗、高輸入電阻及雜訊間距大的優點於一身，以造就一個更好的邏輯家族。 • 當然缺點是必須將兩種元件一起製作，所以電路設計及製作上比較複雜。
11.6 BiCMOS邏輯電路 VDD Qp Q1 Vi Vo Qn Q2 • BiCMOS反相電路 • 主要利用CMOS的高輸入電阻特性作為輸入端，而利用BJT高電流特性作為輸出端： • Vi = VL：QP導通Qn不導通，QP等效上像一顆小電阻將Q1的B極連到VDD，所以Q1導通並將Vo 提升至高電位(V H)。 • Vi = V H：Qn導通QP不導通，Qn等效上像一顆小電阻將Q2的B極連到Vo。若Vo處於高電位會迫使Q2導通，結果將使Vo降至低電位(V L)。
11.6 BiCMOS邏輯電路 • BiCMOS的缺點： • 由於BJT的特性，導致VH無法達到VDD(QP導通時，在Vo上升至VDD之前，Q1已經關閉)，而其VL也無法降至0V(Qn導通時，在Vo下降至0V之前，Q2已經關閉)。 • 由於Q1和Q2的B極沒有適當放電路徑，所以它們的切換速度不像 TTL那麼快，連帶影響傳輸延遲。
