1 / 18

Внутреннее строение микроконтроллеров STM32F

Внутреннее строение микроконтроллеров STM32F. Михаил Количенко ДСм-61. Структура доклада. Системная архитектура Аппаратные модули микроконтроллеров Заключение. Системная архитектура. Аппаратные модули микроконтроллеров. Внутренняя память Модуль расчета CRC Резервные регистры

leslie-hurst
Download Presentation

Внутреннее строение микроконтроллеров STM32F

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Внутреннее строение микроконтроллеров STM32F Михаил Количенко ДСм-61

  2. Структура доклада • Системная архитектура • Аппаратные модули микроконтроллеров • Заключение

  3. Системная архитектура

  4. Аппаратные модули микроконтроллеров • Внутренняя память • Модуль расчета CRC • Резервные регистры • Порты ввода вывода • Прерывания и события • DMA контроллер • АЦП/ЦАП • Таймерыи часы реального времени • Внешние интерфейсы

  5. Внутренняя память • SRAM 96 Kb статической SRAM. Itcanbeaccessedasbytes, half-words (16 bits) orfullwords (32 bits). • Flash память ForXL-densitydevices: densityofupto 1 Mbytewithdualbankarchitectureforreadwhile-write (RWW) capability: – bank 1: fixedsizeof 512 Kbytes – bank 2: upto 512 Kbytes

  6. Модуль расчета CRC • Используется CRC-32 (Ethernet) полином: 0x4C11DB7 – X32 + X26 + X23 + X22 + X16 + X12 + X11 + X10 +X8 + X7 + X5 + X4 + X2+ X +1 • 32-разрядный регистр данных • CRC расчет происходит в 4 AHB такта (HCLK) • 8-разрядный регистр общего назначения (может использоваться для временного хранения)

  7. Резервные регистры В контролере присутствую сорок два 16-разрядных регистра для хранения 84 байт пользовательских данных, которые подключены к резервному питанию VBAT, когда основное питание VDD – отключено. Они не сбрасываются, когда устройство выходит из режима ожидания или после сброса системы.

  8. Порты ввода вывода Каждый из универсальных портов ввода/ вывода имеет два 32-разрядных регистра конфигурации (GPIOx_CRL, GPIOx_CRH), два 32-разрядных регистра данных (GPIOx_IDR, GPIOx_ODR), 32-битный регистр сброса (GPIOx_BSRR), 16 - сброс бита зарегистрируйтесь (GPIOx_BRR) и 32-разрядный регистр блокировки (GPIOx_LCKR). С учетом конкретных характеристик порта ввода/вывода, можно настроить его для работы в таких режимах: • Inputfloating • Inputpull-up • Input-pull-down • Analog • Outputopen-drain • Outputpush-pull • Alternatefunctionpush-pull • Alternatefunctionopen-drain

  9. Прерывания и события • 68 maskable interrupt channels (not including the 16 interrupt lines of Cortex™-M3) • 16 programmable priority levels (4 bits of interrupt priority are used) • Low-latency exception and interrupt handling • Power management control • Implementation of System Control Registers The NVIC and the processor core interface are closely coupled, which enables low latency interrupt processing and efficient processing of late arriving interrupts. All interrupts including the core exceptions are managed by the NVIC. For more information on exceptions and NVIC programming, refer to STM32F10xxx Cortex-M3 programming manual.

  10. DMA контроллер • 12 независимо конфигурируемых каналов (запросов): 7 DMA1 и 5 для DMA2 • Каждый из 12 каналов связан с выделенным аппаратным DMA запросы, программное обеспечение • триггер также поддерживается в каждом канале. Эта конфигурация делается программно. • Приоритеты между запросами из каналов одного DMA являются программируемые (4 • уровней, состоящих из очень высокая, высокая, средняя, низкая) или аппаратное обеспечение в случае равенства (запрос 1 имеет приоритет над запроса 2 и т.д.) • Независимый источник и пункт назначения передачи размера (байт, половина слова, слова), эмуляция упаковки и распаковки. Источник / адреса назначения должны быть выровнены по размеру данных. • Поддержка для круговой управления буфером • 3 флаги событий (DMA Половина Transfer, DMA Передача завершена и передачи DMA Error) логически ORed вместе в одном запрос на прерывание для каждого канала • Память-память передачи • Периферийные-память и память-периферическойи периферическую к периферической • переводы • Доступ к Flash, SRAM, APB1, APB2 и AHB периферийные устройства в качестве источника и назначения • Программируемое число передаваемых данных: до 65536

  11. АЦП/ЦАП Параметры АЦП • 12-битным разрешением • Прерывание поколения по окончании преобразования, Конец Injected преобразования и аналогового • сторожевой события • Одно-и непрерывном режимах преобразования • Режим сканирования для автоматического преобразования каналы с 0 по каналу «N» • Самокалибровки • Выравнивание данных со встроенной согласованности данных • Канал за каналом программируемым временем выборки • Внешние опции для запуска как регулярные, так и вводят преобразования • Разрывные режиме • Двойной режим (на устройствах с 2 АЦП или более) • Преобразования АЦП время: • - STM32F103xx производительность линии устройств: 1 мкс при 56 МГц (1,17 мкс при 72 МГц) • - STM32F101xx доступа к линии устройств: 1 мкс при 28 МГц (1,55 мкс при 36 МГц) • - STM32F102xx USB доступа к линии устройств: 1,2 мкс при 48 МГц • - STM32F105xx и STM32F107xx устройств: 1 мкс при 56 МГц (1,17 мкс при 72 МГц) • ADC Питание: 2,4 В до 3,6 В • АЦП диапазон: VREF-<VIN <VREF + • DMA запрос поколения во время регулярного преобразования канала

  12. АЦП/ЦАП ПараметрыЦАП • Два ЦАП преобразователи: один выходной канал каждого • Левая или правая выравнивание данных в 12-битном режиме • Синхронизированная возможностью обновления программного обеспечения • Шум волн поколения • Треугольные волны поколения • Двойной ЦАП канала независимых или одновременных преобразований • DMA возможность для каждого канала • Внешние триггеры для преобразования • Входное напряжение ссылкой VREF +

  13. Таймерыи часы реального времени • Таймеры • Часы реального времени • Watchdog таймеры

  14. Таймерыи часы реального времени Таймеры • Advanced-control timers (TIM1&TIM8) • General-purpose timer (TIM2 to TIM5) • General-purpose timers (TIM9 to TIM14) • Basic timers (TIM6&TIM7)

  15. Таймерыи часы реального времени Часы реального времени • Программируемые предделитель: коэффициент деления до 220 • 32-битный программируемый счетчик для долгосрочных измерений • Две отдельные часы: PCLK1 для интерфейса APB1 и RTC часов (должно быть по меньшей мере четыре раза медленнее, чем PCLK1 часами) • Источник RTC часами может быть любой из следующих трех: • - ВШЭ часы разделить на 128 • - LSE тактовый генератор • - LSI тактовый генератор (см. раздел 6.2.8: RTC часы для подробной информации) • Два отдельных видов сброса: • - Интерфейс APB1 сбрасывается системы в исходное состояние • - RTC Core (предделителя, будильник, счетчик и делителя) сбрасывается только путем резервного копирования сброса домена. • Три линии посвященный маскируемых прерываний: • - Сигнализация прерываний, для генерации программируемых прерываний тревоги. • - Секунды прерывания, для генерации периодический сигнал прерывания с программируемой длиной период (до 1 секунды). • - Переполнение прерывания, чтобы определить, когда внутренний программируемый счетчик возвращается в нулевое.

  16. Таймерыи часы реального времени • Independent watchdog (IWDG) • Window watchdog (WWDG)

  17. Внешние интерфейсы • USB контроллер • CAN контроллер • SPI • I2C • USART • Ethernet

  18. Спасибо за внимание

More Related