180 likes | 259 Views
CYRIC Hyperball2 technical memo. ADC&Timing 関連. ADC 関連. ADC 合わせ. 60 Co の g 線を見て合わせる ADC dynamic range 10 V :3MeV=10 V⇒1.33 MeV = 4.4 V Gain 合わせは当然シンプル オシロで 20 mV の range 見て、 baseline のノイズが 20 mV 程度ならば ~2 keV の分解能は出ていることになる ( このゲインのとき )
E N D
CYRIC Hyperball2 technical memo ADC&Timing関連
ADC合わせ • 60Coのg線を見て合わせる • ADC dynamic range 10 V :3MeV=10 V⇒1.33 MeV = 4.4 V • Gain合わせは当然シンプル • オシロで20 mVのrange見て、baselineのノイズが20 mV程度ならば~2 keVの分解能は出ていることになる(このゲインのとき) • Shaping timeの変更でgainはsystematicに変わる(大幅に動くようなことはない) • ちなみにGeの分解能と言う時は60Coの1.33 MeVを測定したものを基準としている • さらにちなみにGeのefficiencyはGe検出器の頭から25 cm離して60Coの1.33 MeVを測定した時に、0.123 %のefficiencyが出るとNaIに対する相対検出効率が100 %と定義してある(すなわち60 %のGeでは0.0738 %) • 出力されるパルスは大体、shaping time×6くらいの幅になる
Shaping amp for ADC • Pole zeroは回し切りでOK • 671ではShaping timeを変えても回し切りのままで良い • 他のAmpだとshaping timeで最適な場所があるので回し切らずに信号を見て調節する • Reset後のbaselineの変動 @ 671Amp • Single : 0.1~0.3 ms • Clover : 0.3~1 ms • 但し、571や572だとこの倍以上になり、悪いものだと数ms程度になる • Reset後のshiftはGeからのInhibitシグナルを用いてvetoする • 但し、singleの場合はReset後のbaselineの変動はveto出来るが、Resetのゴミ信号が作るCFD信号はResetのtimingよりも早いのでveto出来ない • Cloverはそのままvetoに使ってOK
Clover resetについて • Cloverはresetを同期させるモジュールを使用する • Add-backをするときに信号とresetが重ならないようにするため • モジュールにはreset後のbaseline変動をvetoするための信号が出る • 但し、この信号を長くしすぎると、veto信号でbaselineが動く
TFA adjustment • TFAはfine gainを動かすと共振のようなノイズが出るので、出ないところで使用する • 但し、course gainは500でないと、CFDのVthで低エネルギー側が取れなくなることが多い(CFDの下限が30 mVまでなので、最低エネルギーがこれを下回ってしまう) • ノイズの原因はGeのPreAmp回路とのマッチングが原因と考えられている(?) • TFAのshaping time • CYRIC : 100 ns 微分&積分 • KEK : 50 ns 微分&積分 • Pole zeroとbaseline restorerは基本的に回し切り • 内部jumper pinは「High & gated」で使う
Example : TFA out Baseline付近にはどのTFA outも 画像のような周期的ノイズがある Vthが高いときれいに見える
CFD adjustment • VthはADC shaping ampの信号を見ながら行う • たとえば241Amの60 keVを見ながら合わせる • ノイズが大きいときには152Euの121 keVも使って合わせる • Delay 50 nsで~16 ns(FWHM)程度の時間分解能になる(BF2triggerで60Coを使用) • TFAにノイズが多くても、大体16 nsは出る • CFDのZを調節した時にzero crossのあたりに2つ山が見えると、TDCが2山になる • CFDの子連れ信号はパイルアップではなく、TFAのノイズによって生じるため、TFAのノイズを除去しない限り消えない
Example :Time resolution ~6 ch×1.56=~10 ns @ better Slot
Timing合わせ • BF2で60Coを使用したTime resolutionの測定の時に、TDCのピーク中心を予め記録しておき、モジュールやケーブルのdelayを考えて合わせる • 3 ns以下のずれは無視。3 ns以上あったらもっと調節くらいが感覚的に良い • Cloverは結晶間で合わせたあとにFI/FOで一つの信号にし、それをcoincidenceさせる • TimingはCFDのzero crossを変えると変わるのでその都度行う(もちろんVthを変えても変わらない)