1 / 120

第三章 门 电 路

第三章 门 电 路. 3.1 概述. 3.2 二极管门电路. 3.3 CMOS 门电路. 3.5 TTL 门电路. 习 题. 3.1 概述. 高电平. 5V. 2V. 0.8V. 0 V. 低电平. 门电路：实现基本逻辑运算和复合逻辑运算的单元电路。. 正逻辑：高电平代表 1 ；低电平代表 0 。. 负逻辑：高电平代表 0 ；低电平代表 1 。. 为了保证可靠性， 输出电平范围小于输入电平范围. 注意：各种门电路的工作原理，只要求 一般掌握 ；而各种门电路的 外部特性 和 应用 是 重点 。. 3.2 半导体二极管门电路.

iokina
Download Presentation

第三章 门 电 路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第三章 门 电 路 3.1 概述 3.2 二极管门电路 3.3 CMOS门电路 3.5 TTL门电路 习 题

  2. 3.1 概述 高电平 5V 2V 0.8V 0 V 低电平 门电路：实现基本逻辑运算和复合逻辑运算的单元电路。 正逻辑：高电平代表1；低电平代表0。 负逻辑：高电平代表0；低电平代表1。 为了保证可靠性， 输出电平范围小于输入电平范围 注意：各种门电路的工作原理，只要求一般掌握；而各种门电路的外部特性和应用是重点。

  3. 3.2 半导体二极管门电路 3.2.1 二极管的开关特性 • VD>VON （定性的认为0.7V），导通，相当于闭合的开关，认为其导通电压基本不变，此特点称为“钳位” • 否则，截止状态，二极管相当于断开的开关

  4. 二极管的开关等效电路：

  5. 3.2.3 二极管或门 高电平(2-5V)代表1；低电平(0-0.8V)代表0。 设：VCC=5V,VIH=3V, VIL=0V 0 2.3 2.3 2.3

  6. 缺点：1.电平偏移大； 2.负载能力差。 一般用作保护电路和钳位电路，或作逻辑电路的输入级。 3.2.2 二极管与门 高电平(2-5V)代表1； 低电平(0-0.8V)代表0。 设：VCC=5V,VIH=3V, VIL=0V 0.7 0.7 0.7 3.7

  7. 3.5 TTL门电路3.5.1 半导体三极管的开关特性 b e c

  8. 同样可以做条件 判断工作状态!!

  9. 四、三极管的开关等效电路 截止状态 饱和导通状态

  10. 六、三极管反相器 5V VIH=5V VIL=0V 例3.5.1 参数是否合理？ 1KΩ 方法1:求基极回路戴维南等效电路 方法2:假设验证法 3.3KΩ 方法一、戴维南等效电路 β=20 VCE(sat) = 0.1V 10KΩ -8V

  11. 带入VI值，进行计算 VI＝0V时，通过计算得到，VB=-2.0V， 显然三极管工作在截止状态，输出为高电平。 VI=5V时，通过计算得到，VB=1.8V，三极管导通，VBE=0.7V 据此求出IB和IBS进行比较，确定三极管确切工作状态 iB 据此，可知三极管工作在饱和状态，输出为VCES =0.1V，即低电平

  12. iB i1 i2 方法二、假设验证法 1. VI = 0 V VBE< 0 V，T显然截止，VO＝VCC＝5 V 输出高电平 2. VI =5V 假设三极管T工作在饱和状态，那么有VBE=0.7V IB大于IBS，三极管饱和， VO=VCES≈0.1V 通过计算验证，证明假设成立

  13. 五、动态开关特性 从二极管已知，PN结存在电容效应。 在饱和与截止两个状态之间转换时，iC的变化将滞后于VI，则VO的变化也滞后于VI。 注意：三极管饱和越深，由饱和到截止的延迟时间越长。

  14. 3.3 CMOS门电路 一、 MOS管的结构和工作原理 S D 反型层/导电沟道 (Metal-Oxide-Semiconductor Field-Effect Transistor) 金属氧化物半导体场效应管或绝缘栅场效应管 3.3.1 MOS管开关特性 S (Source):源极 G (Gate):栅极 D (Drain):漏极 B (Substrate):衬底

  15. 输出特性 二、MOS管的输入输出特性 可变电阻区 夹断 恒流区 截止区

  16. 三、MOS管的基本开关电路 Vi=VGS<VGS(th), 截止区, iD ≈0, VO=VOH≈VDD Vi=VGS>VGS(th), RON小(1kΩ以内，或更小),只要满足RON<<RD VO=VOL≈0

  17. 四、MOS管的开关等效电路 OFF ，截止状态ON，导通状态

  18. 五、MOS管的四种类型 1. N沟道增强型 开启电压 2. P沟道增强型

  19. 3. N沟道耗尽型 夹断电压 4. P沟道耗尽型 大量正离子 导电沟道

  20. 3.5 TTL门电路 3.5.2 TTL集成门电路 英文Integrated Circuit--IC。 集成电路的优点：体积小、重量轻、可靠性高，功耗低。

  21. 按集成度分类： 小规模集成电路SSI: Small Scale Integration; 中规模集成电路MSI: Medium Scale Integration; 大规模集成电路LSI: Large Scale Integration; 超大规模集成电路VLSI: Very Large Scale Integration; (甚大规模集成电路ULSI: Ultra-Large Scale Integration) 。 按制造工艺分类： 双极型集成电路；如TTL和DTL (Diode-Transistor Logic) 单极型集成电路；如CMOS， NMOS和PMOS 3.5.2 TTL反相器的电路结构和工作原理 TTL-Transistor-Transistor Logic三极管—三极管逻辑(电路) 5-V TTL: 0-0.8V输入低电平 2-5V输入高电平

  22. 电平标准 一、电路结构及工作原理 1. VI =VIL=0.2V: T1深度饱和,T2和T5截止,T4和D2导通，输出高电平3.6V 2. VI =VIH=3.4V: T1工作在倒置状态, VB1=2.1V, 而不是4.1V；T2、T5导通。 T2: IBS2=ICS2/β=(VCC-VCES2-VBE5)/(R2β)=(4V/1.6K)/20= 0.125mA; IB2=IB1=(5-2.1)/4k=0.72mA， T2饱和, T4截止, T5饱和。 VO=VCES5≤0.3V VCC=5V,VIH=3.4V,VIL=0.2V 74系列

  23. 1. VI =VIL: VB1钳位在0.9V,T2和T5截止,T4和D2导通，输出高电平3.6V 2. VI =VIH: T1发射结截止, 集电结导通, VB1=2.1V；T2、T5导通。 T2: IBS2=ICS2/β=(VCC-VCES2-VBE5)/(R2β)=(4V/1.6K)/20= 0.125mA; IB2=IB1=(5-2.1)/4k=0.72mA， T2饱和, T4截止, T5饱和。 VO=VCES5≤0.3V T1等效电路分析

  24. 二、电压传输特性 更优的传输曲线 VI <0.6V, AB段为截止区(T5工作状态); 0.7< VI<1.3V, BC段为线性区; VI=1.4V左右, CD段称转折区; VI>1.4V, DE段称为饱和区(T5工作状态); CD段中点的输入电压称为阈值电压， 用VTH表示，用来粗略估计逻辑状态。

  25. 三、输入端静态噪声容限 高电平噪声容限： 低电平噪声容限：

  26. i 1.4 V 3.5.3 TTL反相器的静态输入和输出特性 ≥ 驱动 负载 一、输入特性 VIL, IIL=-1mA VIH, IIH=0.04mA

  27. 三、输入端负载特性 计算过程 2.1V RP 关门电阻ROFF=0.7kΩ 开门电阻 RON=2kΩ 1.4V

  28. P3.14 以下为TTL门电路，问输出逻辑（输入端负载特性）

  29. 二、输出特性 放大状态: 饱和状态: 1.高电平输出特性 受功耗限制,TTL门输出高电平最大负载电流不超过0.4mA。 IC4 IB4

  30. 2.低电平输出特性 T5饱和, c-e间等效电阻(输出电阻)不超过10欧姆, 因此直线斜率很小, 带负载能力强。所以可以说输出电阻小，带负载能力强。 IOL=16mA 输入电阻和输出电阻可以作为衡量负载和驱动能力的依据！

  31. 练习题: TTL门电路驱动LED, 要求VI＝VIH是LED发光，LED导通电流10mA。IOH=0.4mA，IOL=16mA。下列那种方案可行？ 方案（a）行，（b）不行，因为高电平输出驱动电流小于负载电流

  32. 例3.5.2计算G1能驱动的同类门的个数。设G1满足：VOH=3.2V, VOL=0.2V。解: N称为门的扇出系数 (Fan Out) 与之对应有的扇入系数 (Fan In) 指的是允许的门电路输入端个数

  33. N2 N1 IOH>=N1IIH IOL>=N2IIL N=min(N1,N2)

  34. 例3.5.3计算图中电阻RP取值范围。已知：VOH=3.4V, VOL=0.2V, VIH(min)=2.0V, VIL(max)=0.8V。解: IIH IIL VIH=VOH-RPIIH≥VIH(min) VIL=VOL+RPIIL≤VIL(max)

  35. 0.8V 1mA VIH=VOH-RPIIH>=VIH(min) VIL=VOL+RPIIL<=VIL(max)

  36. 3.5.4 TTL反相器的动态特性 一、传输延迟时间 延迟作用是由晶体管的延迟时间，电阻以及寄生电容等因素引起的

  37. 三、电源动态尖峰电流 1.静态电流： 输入高电平:ICCL=iB1+iC2 =(5-2.1)/4+(5-1)/1.6=3.2mA 输入低电平ICCH =iB1 =(5-0.9)/4=1mA

  38. 2.动态尖峰电流 74和5400数据表说明 此电流最大可达30多mA. 电源尖峰电流的不利影响： 1.使电源平均电流增加； 2.通过电源线和地线产生内部噪声。 因此数字芯片周围往往有许多电容起到过滤噪声的作用

  39. 5400/7400 Data sheet

  40. Ball Grid Array Package 球栅阵列封装 常见封装形式 Dual In-line Package 双列直插式封装 Quad Flat Package 四角扁平封装 Small Outline Package 小外形封装

  41. 常见TTL门电路型号 7400 TTL 2输入端四与非门7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 7411 TTL 3输入端3与门 7412 TTL 开路输出3输入端三与非门 74133 TTL 13输入端与非门 74136 TTL 四异或门

  42. 3.5.5 其他类型的TTL门电路 一、其他逻辑功能的门电路 1.与非门

  43. [3.18]输入端负载特性，前提:TTL与非门电路 (1)VI1悬空 (2)VI1接低电平(0.2 V) (3)VI1接高电平(3.2 V) (4)VI1经50欧姆接地 (5)VI1经10k欧姆接地 1.4V 0.2V 1.4V [(VCC-VBE1)/(0.05+4)]*0.05=0.053V ≈0V 1.4V 总结: 对于与门、与非门 VI1输入低电平时,VI2=VI1 VI1输入高电平时,VI2=1.4V

  44. 2.或非门 只有T2和T2’同时截止时,输出才会为高电平,否则输出低电平

  45. [3.19]输入端负载特性，前提：TTL或非门电路 (1)VI1悬空 (2)VI1接低电平(0.2 V) (3)VI1接高电平(3.2 V) (4)VI1经50欧姆接地 (5)VI1经10k欧姆接地 1.4V 1.4V 1.4V 1.4V 1.4V 总结: 对于或门、或非门 无论VI1输入什么电平, VI2=1.4V

  46. 电路结构和逻辑关系存在一一对应的关系 所以可以利用电路结构直接判断逻辑关系

  47. 3.与或非门 在或非门的基础上，增加与输入端，从而实现与或非逻辑。 AB Y= (AB + CD)’ CD

More Related