1 / 67

第三章 逻辑门电路

第三章 逻辑门电路. 3.1 晶体管的开关特性 3.2 基本逻辑门电路 3.3 TTL 逻辑门 3.4 其他双极型电路 3.5 MOS 逻辑门 3.6 编程逻辑器件 (PLD) 简介. 与 非 门. 与 门. 或 非 门. 或 门. 与或非门. 非 门. 异或门. 第三章 逻辑门电路. 3.1 晶体管的开关特性 3.1.1 概 述. 实现基本逻辑运算和常用复合逻辑运算的电子电路. 与 非. 与. 或 非. 或. 与或非. 非. 异或. 3V. 3V. 逻辑状态.

iliana-sharpe
Download Presentation

第三章 逻辑门电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第三章 逻辑门电路 • 3.1 晶体管的开关特性 • 3.2 基本逻辑门电路 • 3.3 TTL逻辑门 • 3.4 其他双极型电路 • 3.5 MOS 逻辑门 • 3.6 编程逻辑器件 (PLD)简介

  2. 与 非 门 与 门 或 非 门 或 门 与或非门 非 门 异或门 第三章 逻辑门电路 3.1 晶体管的开关特性 3.1.1 概 述 实现基本逻辑运算和常用复合逻辑运算的电子电路 与 非 与 或 非 或 与或非 非 异或

  3. 3V 3V 逻辑状态 一、逻辑变量与两状态开关 二值逻辑: 所有逻辑变量只有两种取值(1 或0)。 数字电路: 通过电子开关S 的两种状态(开或关) 获得高、低电平，用来表示1 或0。 断开 1 0 高电平 3 V 低电平 闭合 高电平 0 低电平 0 V 1 S 可由二极管、三极管或 MOS 管实现

  4. 5V 5V 2.4V 2.4V 0.8V 0.8V 0V 0V 二、高、低电平与正、负逻辑 高电平和低电平是两个不同的可以截然区别开来的电压范围。 1 0 0 1 正逻辑 负逻辑

  5. 三、分立元件门电路和集成门电路 1. 分立元件门电路 用分立的元器件和导线连接起来构成的门电路。 2. 集成门电路 把构成门电路的元器件和连线，都制作在一块半 导体芯片上，再封装起来。 常用：CMOS 和TTL集成门电路

  6. 四、数字集成电路的集成度 一块芯片中含有等效逻辑门或元器件的个数 小规模集成电路 SSI < 10 门/片 (Small Scale Integration) 或 < 100 元器件/片 中规模集成电路 MSI 10 ~ 99 门/片 (Medium Scale Integration) 或 100 ~ 999 元器件/片 大规模集成电路 LSI 100 ~ 9 999 门/片 或 1 000 ~ 99 999 元器件/片 (Large Scale Integration) 超大规模集成电路 VLSI > 10 000 门/片 或 > 100 000 元器件/片 (Very Large Scale Integration)

  7. /mA 正向 导通区 反向 截止区 P区 N区 - - - - - - - - 0.7 0 0.5 + + + + + + + + /V + - 反向 击穿区 A K 3. 1. 2 晶体二极管的开关特性 一、静态特性 A K 阳极 阴极 PN结 1. 外加正向电压(正偏) 硅二极管伏安特性 二极管导通(相当于开关闭合) 2. 外加反向电压(反偏) 二极管截止(相当于开关断开)

  8. D D + + - - 0.7 V + - 二极管的开关作用： [例] 电路如图所示， 　　试判别二极管的工作 状态及输出电压。 uO = 0 V 二极管截止 [解] uO = 2.3 V 二极管导通

  9. t 0 t 0 ≤ 二、动态特性 电容效应使二极管的通断需要一段延迟时间才能完成 1. 二极管的电容效应 结电容 Cj 扩散电容 C D 2. 二极管的开关时间 ton — 开通时间 toff — 关断时间 (反向恢复时间)

  10. collector 集电极 N P 基极 N base emitter 发射极 3. 1. 3 晶体三极管的开关特性 一、静态特性 (电流控制型) (Transistor) 1. 结构、符号和输入、输出特性 (1)结构 (2)符号 c iB iC 集电结 b 发射结 e NPN

  11. iB/ µA uBE/V 0 iC/ mA 4 3 2 1 50 µA 40µA 30 µA 20 µA 10 µA iB = 0 uCE/V 0 2 4 6 8 状态 电流关系 条 件 (3)输入特性 发射结正偏 放大 iC= iB 集电结反偏 饱和 i C＜ iB 两个结正偏 临界 ICS= IBS 两个结反偏 截止 iB ≈ 0, iC ≈ 0 饱 和 区 (4) 输出特性 放大区 截止区

  12. +VCC(12V) Rc 2 k iC + uo  Rb +  iB T 3V 2.3 k uI -2V 2. 开关应用举例 发射结反偏 T 截止 发射结正偏 T 导通 放大还是饱和？

  13. +VCC +12V Rc 2 k iC + uo  Rb +  iB T 3V 2.3 k uI -2V ≤ 饱和导通条件： 因为 所以

  14. 3 t 0 -2 0.9ICS 0.1ICS t 0 3 0.3 t 0 二、动态特性

  15. +VCC +10V R0 D1 uA 0 V 0 V 0 V 3 V 3 V 3 V 3 V 0 V uY D2 uB A & Y B 3.2 基本逻辑门电路 3. 2. 1 二极管与门电路及或门电路 一、二极管与门 电压关系表 真值表 UD = 0.7 V uB/V uA/V uY/V D1 D2 A B Y 导通 导通 0.7 0 0 0 0 0 1 0 0 0 1 1 0 1 1 3V 导通 截止 0.7 0 3 截止 导通 0.7 3 0 0V 导通 导通 3.7 3 3 Y = AB 符号: 与门（AND gate)

  16. D1 uA uY D2 uB RO 0 V 0 V 0 V 3 V 3 V 0 V 3 V 3 V -VSS -10V A ≥1 Y B 二、二极管或门 电压关系表 真值表 uB/V uY/V uA/V D1 D2 3V A B Y - 0.7 导通 导通 0 0 0 1 1 1 0 0 0 1 1 0 1 1 0V 截止 导通 2.3 0 3 导通 截止 2.3 3 0 UD = 0.7 V 导通 导通 2.3 3 3 Y = A + B 符号: 或门（AND gate)

  17. A ≥1 A B Y = AB & B 正逻辑和负逻辑的对应关系： 正与门真值表 负或门真值表 A B Y A B Y 0 0 0 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0 0 同理： 正或门 负与门

  18. +VCC +5V iC Rc 1 k iB + Rb T + uO 4.3 k β= 30 uI - - 3. 2. 2 晶体三极管非门电路 一、半导体三极管非门 T 截止 T导通 因为 所以 T 饱和 饱和导通条件:

  19. +VCC +5V iC Rc 1 k iB + Rb T + uO 4.3 k β= 30 uI - - 1 A Y 三极管非门: 真值表 电压关系表 A Y uI/V uO/V Y 0 1 0 5 A 1 0 5 0.3 函数式 符号

  20. +VCC +5V b R4 R1 R2 e1 c 130 4k 1.6k e2 T3 A T2 D T1 Y B T4 D2 D1 R3 RL 1k 输入级 中间级 输出级 3. 3 TTL逻辑门 3.3.1 TTL 与非门工作原理 1. A、B 只要有一个为 0 T1 — 多发射极三极管 1V 等效电路： 5V 0.7V 0.3V 3.6V T2 、 T4截止 T3 、 D导通

  21. +VCC RL 3.6V 3.6V +VCC +5V 2. A、B均为 1 R4 R1 R2 1V 130 4k 1.6k 理论： T3 2.1V 4.3V A T2 D T1 Y B 0.7V 实际： T4 0.3V D2 D1 R3 1k T2 、 T4 导通 输入级 中间级 输出级 T3 、 D截止 TTL 与非门 uO = UCES4 ≤ 0.3V

  22. A B Y A 0 0 B 0 1 & 1 0 1 1 +VCC +5V 整理结果： R4 R1 R2 130 4k 1.6k T3 1 A 1 T2 D T1 1 Y B 0 T4 D2 D1 R3 1k 输入级 中间级 输出级 TTL 与非门

  23. uO /V +VCC +5V 4 3 1 + - + - 2 uO uI 1 uI /V 0 1 2 3 4 3.3.2 TTL与非门的主要参数： 一.传输特性： 截止区 A B 线性区 3.6V C 转折区 饱和区 0.3V D E 阈值电压 uB1< 1.3 V， uI < 0.5 V， AB 段： BC 段： uI > 1.4 V， CD 段： DE 段： T2 开始导通(放大区)，T4 仍截止。 T2 、T4 截止， T3 、D 导通。 T2 、T4 饱和导通， T3 、D 截止。 反相器的 阈值电压(或 门槛电压) uO = UOL ≤ 0.3 V

  24. 1 1 4. 输入端噪声容限 G2 输入低电平时的噪声容限： G2 输入高电平时的噪声容限： uI uO UNH—允许叠加的负向噪声电压的最大值 UNL—允许叠加的正向噪声电压的最大值 G1 G2 输出高电平 输入高电平 典型值 = 3.6 V 典型值 = 3.6 V 输出低电平 输入低电平 典型值 = 0.3 V 典型值 = 0.3 V

  25. uO uI uI t 0 uO t 0 1 传输延迟时间 tPHL— 输出电压由高到 低时的传输延迟 时间。 Uim 50%Uim tPLH— 输出电压由低到 高时的传输延迟 时间。 50%Uom Uom tpd — 平均传输延迟时间 tPHL tPLH 典型值： tPHL= 8 ns , tPLH= 12 ns 最大值： tPHL= 15 ns , tPLH= 22 ns

  26. +V CC +VCC +5V RC R1 R2 +V CC 外 接 RC A T2 A & Y T1 Y B B T4 D2 D1 R3 3. 3. 3 TTL 集电极开路门和三态门 一、集电极开路门—OC 门(Open Collector Gate) 1. 电路组成及符号 可以线与连接 V CC 根据电路 需要进行选择 2. OC 门的主要特点 OC 门必须外接负载电阻 和电源才能正常工作。

  27. +V CC +VCC G1 RC & A Y1 Y1 A T2 B T1 T4 B G2 & C Y2 D +VCC Y2 C T2 T1 T4 D 线与连接举例： +V CC 线与 RC Y Y

  28. +V CC RC 1 1 1 & Y & … iO k iI 2 2 & & … … n m & & 外接电阻 RC的估算： 1 n — OC 与非门的个数 m — 负载与非门的个数 IOH k — 每个与非门输入端的个数 IIH 1. RC 最大值的估算 ≥ UOH min RC ≤ IOH ：OC门截止时的反向漏电流。 IIH ：与非门高电平输入电流(流入 接在线上的每个门的输入端)

  29. +V CC RC 1 1 1 & Y & … k 2 2 & & … … n m & & 外接电阻 RC的估算： 0 2. RC 最小值的估算 最不利的情况： iI IOL 只有一个 OC 门导通，iR和 iI 都流入该门。 IIL ≤ IOL iR ≤ ≤ IIL ：与非门低电平输入电流(每个门只有一个，与输入端的个数无关) RC ≥ IOL：OC 门带灌电流负载的能力。

  30. +VCC +5V R4 R2 R1 A & Y T3 B A EN T2 D T1 Y B D3 1 1 T4 R3 A & Y B EN EN 二、 三态门 –TSL门(Three - State Logic) 1. 电路组成 (1) 使能端低电平有效 (2) 使能端高电平有效 使能端 EN

  31. +VCC +5V R4 R2 R1 T3 A T2 D T1 Y B D3 T4 1 R3 2. 三态门的工作原理 以使能端低电平有效为例： Q P = 1（高电平） D3截止， 电路处于正常工作状态： P （Y = 0 或 1） 使能端

  32. +VCC +5V R4 R2 R1 T3 A T2 D T1 Y B D3 T4 1 R3 P = 0 (低电平) T2、T4截止 Q D3导通 uQ ≤ 1 V T3、D 截止 可能输出状态： 0、1 或高阻态 输出端与上、下均断开 P — 高阻态 使能端 记做Y = Z

  33. G1 Y A1 1 1 EN EN 1 0 禁止 使能 G2 A2 禁止 使能 1 0 1 使能端 3. 应用举例： (1) 用做多路开关

  34. G1 A1 A2 1 0 G2 使能 禁止 EN 1 1 EN 1 使能 禁止 0 1 (2) 用于信号双向传输

  35. Gn G1 G2 … 1 EN 1 1 EN EN A1 A2 An … … … 0 1 1 1 1 0 0 1 1 (3) 构成数据总线 数据总线 任何时刻，只允许一个三态门使能， 其余为高阻态。 注意：

  36. 3.4其他双极型电路 3.4.1 ECL电路 射极耦合逻辑,简称ECL,它是非饱和型电路,主要特点是有极高的工作速度,负载能力强功耗很大，抗干扰能力较差。 3.4.2 I2L电路 集成注入逻辑，简称I2L电路，主要特点是集成度很高，功耗较低，工作电源电压低，工作电流低，但输出电压幅度小，工作速度低。

  37. iD /mA iD /mA 4 4 3 3 + 2 2 uDS 1 1 - + uGS 0 uGS /V uDS /V - 2 4 6 8 10 2 4 6 0 3. 5 MOS 逻辑门 3.5.1 MOS场效应管 1. 结构和特性： (1) N 沟道 uDS = 6V 可 变 电 阻 区 uGS = 6V 漏极D 开启电压 UTN = 2 V iD 恒流区 5V 栅极 G B 4V 衬 底 UTN 3V 截止区 源极S 漏极特性 转移特性

  38. iD /mA iD /mA 截止区 UTP -6 -4 -2 -10 -8 0 - 3V uDS /V 0 -4 -2 -6 uGS /V -1 -1 - 4V + 可 变 电 阻 区 -2 -2 - 5V uDS 恒流区 -3 -3 - + uGS = - 6V uGS -4 -4 - uDS = - 6V 转移特性 漏极特性 漏极D (2) P 沟道 参考方向 iD P 沟道增强型 MOS 管 与 N 沟道有对偶关系。 栅极 G B 衬 底 开启电压 UTP = - 2 V 源极S

  39. +VDD +VDD +VDD +10V +10V +10V RD RD RD RD iD 20 k 20 k 20 k uO uO uO D D D uI uI B uI G RON G S G S S 3. MOS 管的开关特性 (1) N 沟道增强型 MOS 管 开启电压 UTN = 2 V

  40. -VDD -VDD -VDD -10V -10V -10V RD RD RD iD 20 k 20 k 20 k uO uO uO D D D uI uI B uI G S G S G S (2) P 沟道增强型 MOS 管 开启电压 UTP = - 2 V

  41. +VDD +10V RD 1. 20 k 2. uO D B G uI S + uDS - + uGS - 3.5.2 NMOS 逻辑门 MOS管截止 真值表 A Y 0 1 MOS 管导通（在可变电阻区） 1 0 故

  42. - +VDD uGSP + +10V TP S2 +VDD +VDD G2 B2 +10V +10V D2 RONP TP TP S uA uY D1 uY uY B1 0V 10V G1 S1 TN +10V TN TN RONN S VSS + 1 uGSN A Y - 0V 3.5.3 CMOS 逻辑门 一、 CMOS 非门 1.电路组成及工作原理 UTN = 2 V UTP = - 2 V uGSN uGSP TN TP uY uA < UTN < UTP 10 V 截止 导通 0 V > UTN > UTP 导通 截止 10 V 0 V

  43. uO /V +VDD TP S2 G2 B2 D2 + uI - uO D1 0 uI /V B1 G1 S1 TN VSS 2.静态特性 (1) 电压传输特性： A B VDD C iD UNL UNH D E F UTH UTP UTN 转折电压 DE、EF 段： 噪声容限： 指为规定值时，允许波动的最大范围。 uI < UTN ， TN 截止、TP 导通， AB 段： CD 段： TN、TP 均导通。 BC 段： TN 导通，uO 略下降。 与BC、AB 段对应，TN、TP 的状态与之相反。 输入为低电平时的噪声容限。 UNL： = 0.3VDD uO = VDD 、 iD 0， 功耗极小。 输入为高电平时的噪声容限。 UNH：

  44. A B VDD uO / V +VDD C TP S2 UNL UNH G2 B2 D D2 E F + uI - uO UTH D1 UTP UTN 0 uI / V B1 G1 iD / mA S1 TN C D VSS A B E F uI / V 0 (2) 电流传输特性： 电压传输特性 iD CD 段： TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max)。 阈值电压： 电流传输特性 AB、EF 段： TN、TP总有一个为 截止状态，故 iD  0 。 UTH = 0.5 VDD （VDD = 3 ~ 18 V） UTH

  45. & +VDD +10V T T P2 P1 Y uY T N1 A 0 0 1 1 uA T N2 B 0 1 0 1 uB V SS A Y = B 二、CMOS 与非门 AB Y TN1 TP1 TN2 TP2 1 0 0 截 通 截 通 1 0 1 截 通 通 截 1 0 通 截 截 通 1 1 1 通 截 通 截 0 与非门

  46. +VDD +10V A uA B T T P2 P1 uB Y T N1 uY 0 0 1 1 T N2 0 1 1 0 V SS A ≥1 B 三、CMOS 或非门 AB Y TN1 TP1 TN2 TP2 1 0 0 截 通 截 通 0 0 1 截 通 通 截 1 0 通 截 截 通 0 1 1 通 截 通 截 0 或非门

  47. 1 A & ≥1 Y B C & & & D 四、 CMOS 与或非门和异或门 1. CMOS 与或非门 1). 电路组成： A 由CMOS 基本电路(与非门和反相器)组成。 B Y C D 2). 工作原理：

  48. +VDD u / u u / u TP I O O I TG u / u u / u TN I O O I C VSS C 五、 CMOS传输门 (TG 门 — Transmission Gate) 1. 电路组成： (双向模拟开关) 关断电阻大 ( ≥ 109 ) 导通电阻小(几百欧姆) 2. 工作原理： TN、TP均导通， TN、TP均截止，

  49. +VDD 1 0 A 1 Y T T P1 P2 EN A Y T N2 T N1 0 1 1 V SS 使能端 EN 六、CMOS 三态门 1. 电路组成 2. 工作原理 TP2、TN2 均截止 Y 与上、下都断开 Y = Z(高阻态 — 非 1 非 0) TP2、TN2 均导通 (1 或 0) 3. 逻辑符号 1 0 控制端低电平有效

  50. Y D 1 A Y & B G S B TN C Y & VSS D & 七、CMOS 漏极开路门 (OD门—Open Drain) +VDD 1. 电路组成 外接 RD +VDD RD P1 符号 A B P2 Y 2. 主要特点 (1) 漏极开路，工作时必须外接电源和电阻。 (2) 可以实现线与功能： 输出端用导线连接起来实现与运算。 (3)可实现逻辑电平变换： (4) 带负载能力强。

More Related