Název projektu: Moderní výuka s využitím ICT Číslo projektu: CZ.1.07/1.5.00/34.0734

1. Název projektu: Moderní výuka s využitím ICT Číslo projektu: CZ.1.07/1.5.00/34.0734 Číslo materiálu: VY_2_INOVACE_CT-3-05-1Bc Předmět: Číslicová technika Ročník: 3. Tematický celek: Sekvenční obvody Klopný obvod RST Autor: Ing. Pavel Bachura Datum tvorby: 18.09.2012

2. Obsah tematického celku • Klopný obvod RST - úvod • Klopný obvod RS z hradel NAND a NOT • Hradlo NAND jako invertor • Klopný obvod RST – log. 0 na vstupu T • Klopný obvod RST – log. 1 na vstupu T • Klopný obvod RST – terminologie • Klopný obvod RST – shrnutí

3. Klíčová slova • Sekvenční obvod • Klopný obvod RS, RST • Hradlo NAND • Invertor – hradlo NOT • Zamrazený stav • Paměťový stav

4. Klopný obvod RST Klopný obvod RST, jinak také řízený klopný obvod RS, je nejdůležitější z dosud probraných klopných obvodů. Je jádrem dalších klopných obvodů MASTER-SLAVE, D a JK. Z těchto klopných obvodů pak vznikají téměř všechny složitější sekvenční obvody, které jsou používány například v procesorech počítačů. Jádro klopného obvodu RST je tvořeno klopným obvodem RS z hradel NAND a jeho funkce je do značné míry shodná s klopným obvodem RS z hradel NAND a NOT. Proto si nejdříve zopakujeme klopný obvod RS z hradel NAND a NOT.

5. Klopný obvod RS z hradel NAND a NOT 1 1 0 0 ZS 1 1 1 1 1 1 Funkci a pravdivostní tabulku klopného obvodu RS z hradel NAND a NOT jsme odvodili v předchozích kapitolách. Kdo je řádně neprostudoval, musí tak učinit, jinak nemá smysl pokračovat dál. Kromě odvození funkce je ale nutno pamatovat si u tohoto obvodu pravdivostní tabulku i zpaměti. Asi takto: 1. Zakázaný stav má na vstupech i na výstupech samé logické jedničky 2. Paměťový stav má tím pádem na vstupech nuly.

6. Klopný obvod RS z hradel NAND a NOT 0 0 S Q ► ◄ 0 1 1 0 ZS 1 1 3. Dále je potřeba si pamatovat, že vstup S – nastavení je v linii s výstupem Q. Potom už zbývající dva řádky vyřešíme velmi snadno: 4. Pro druhý řádek platí – co je na vstupech, to je i na výstupech.

7. Klopný obvod RS z hradel NAND a NOT 1 1 S Q ► ◄ 1 0 0 1 ZS 0 0 5. A stejně tak pro třetí řádek platí – co je na vstupech, to je i na výstupech. Jinými slovy. Pokud si pamatujeme, že vstup S je v linii s výstupem Q, potom platí – co je na vstupech, to je i na výstupech. Jedinou výjimkou je paměťový stav. A to nás nemusí mrzet, protože tam je to stejně každou chvíli jinak. Tohle pro zapamatování úplně stačí, pokud tomu rozumíme.

8. Klopný obvod RST ▲ ▼ ▲ ▼ Nyní již k podobnosti klopného obvodu RS z hradel NAND a NOT s klopným obvodem RST . Při srovnání vidíme jediný rozdíl. Invertory na vstupech jsou nahrazeny dalšími hradly NAND. Zkuste přijít na to, zda se při nějaké logické úrovni na vstupu T chovají hradla NAND jako invertory (NOT).

9. Hradlo NAND jako invertor 1 1 0 1 1 0 0 1 1 0 1 Z pravdivostní tabulky vidíme, že logická jednička na vstupu x1 vytvoří z hradla NAND invertor logického signálu ze vstupu x2. Takže logická nula na vstupu x2 je na výstupu invertována na logickou jedničku. A logická jednička na vstupu x2 je na výstupu invertována na logickou nulu. Je tedy jasné, že je-li na vstupu T logická jednička, bude se klopný obvod RST chovat úplně stejně jako klopný obvod RS z hradel NAND a NOT.

10. Hradlo NAND s log. nulou na vstupu 0 1 0 1 0 1 X A jak se bude hradlo NAND chovat s logickou nulou na jednom vstupu? Z pravdivostní tabulky vidíme, že logická nula na vstupu x1 vygeneruje na výstupu Y jednoznačně logickou jedničku. (Přitom je zcela lhostejné, co je na vstupu x2 .) Nic nového pod sluncem. Už dávno víme, že nula krát cokoliv je nula a její negace jedna. Co z toho vyplývá? Přivedeme-li na vstup T logickou nulu, budou na výstupech obou zúčastněných hradel NAND logické jedničky.

11. Klopný obvod RST s log. 1 na T 1 ZS Možná si nyní říkáte, že jsem zapomněl na hlavní téma tohoto učebního materiálu – klopný obvod RST. Nebojte se, už jsem u něj a s nabytými znalostmi to teď půjde velmi rychle: Polovinu pravdivostní tabulky máme hotovou. Dokázali jsme, že je-li na řídicím vstupu T log. 1, chovají se vstupní hradla NAND jako hradla NOT (invertory) a proto bude polovina pravdivostní tabulky vyplněna úplně stejně jako PT klopného obvodu RS z hradel NAND a NOT.

12. Klopný obvod RST s log. 0 na T 1 0 1 ZS A co způsobí logická nula na vstupu T ? Na výstupech vstupních hradel NAND jednoznačně nastaví dvě log. jedničky. A ty uvedou jádro - klopný obvod RS z hradel NAND - do paměťového stavu. Logické stavy na vstupech S, R nyní logické stavy na výstupech neovlivňují.

13. Klopný obvod RST - terminologie X 1 0 1 ZS X Pravdivostní tabulka je poněkud nepřehledná, proto ji zjednodušíme. X X Pokud při log. nule na vstupu T logické stavy na vstupech S, R neovlivňují logické stavy na výstupech, můžeme pomocí symbolů X vyjádřit tuto skutečnost v jediném řádku. Poslední tři řádky PT jsou pak zbytečné.

14. Klopný obvod RST - terminologie ZS Další zjednodušení pravdivostní tabulky: Zavedeme čas t, to je čas před příchodem paměťového stavu klopného obvodu, a čas t+1, to je čas po příchodu paměťového stavu klopného obvodu, (nebo obecně po příchodu právě nastaveného stavu, tedy libovolného řádku PT). Pak budeme tvrdit: logický stav na výstupu Q v čase t+1 je stejný, jako logický stav na výstupu Q v čase t . A stejnou terminologii použijeme i v ostatních případech.

15. Klopný obvod RST - shrnutí Tím je funkce klopného obvodu RST objasněna i popsána. ZS Zbývá formální úprava – v PT přesuneme řádek s nulou na vstupu T na začátek. Dále zavedeme nový termín: Je-li na vstupu T log. 0, klopný obvod RST je tzv. zamrazen, tzn. změny log. stavů na vstupech R, S nijak neovlivní kombinaci log. stavů na výstupech Není-li obvod zamrazen a není-li v paměťovém stavu, pak logické úrovně ze vstupů S, R jsou beze změn přeneseny na výstupy.

16. Klopný obvod RST - shrnutí Klopný obvod RST má svou schematickou značku. Označení vstupu T je z anglického TIME a v odborné literatuře můžeme vidět i označení C z anglického CLOCK. Ve finálních zařízeních se na něj často přivádí tzv. taktovací (hodinový) signál. Schematickou značku i funkci je nutné si dobře zapamatovat, budeme ji často používat.

17. Použitá literatura 1. Antošová, M., Davídek V.: Číslicová technika. Nakl. KOPP, 2009.