Sisteme integrate pentru prelucrarea semnalelor
This presentation is the property of its rightful owner.
Sponsored Links
1 / 14

Sisteme Integrate pentru Prelucrarea Semnalelor PowerPoint PPT Presentation


  • 67 Views
  • Uploaded on
  • Presentation posted in: General

Sisteme Integrate pentru Prelucrarea Semnalelor. Titulari curs: S.l. dr. ing. Andrei Alexandru Enescu As. ing. Cristian Anghel www.comm.pub.ro/curs/users/~aenescu Scopul cursului : Descrierea arhitecturilor sistemelor digitale de prelucrare a semnalelor

Download Presentation

Sisteme Integrate pentru Prelucrarea Semnalelor

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Sisteme integrate pentru prelucrarea semnalelor

Sisteme Integrate pentru Prelucrarea Semnalelor

  • Titulari curs:

    S.l. dr. ing. Andrei Alexandru Enescu

    As. ing. Cristian Anghel

    www.comm.pub.ro/curs/users/~aenescu

  • Scopul cursului :

    • Descrierea arhitecturilor sistemelor digitale de prelucrare a semnalelor

    • Implementarea algoritmilor pe platforme FPGA

    • Cunoasterea principalelor familii de circuite FPGA


Sisteme integrate pentru prelucrarea semnalelor1

Sisteme Integrate pentru Prelucrarea Semnalelor

  • Desfasurare: 2C+1L+1S+1P

  • Notare:

    • Laborator (activitate + colocviu): 30%

    • Proiect (sustinere): 20%

    • Examen final: 50%


Curs sips

Curs SIPS

  • C1 – Introducere

  • C2 – Tehnologii de implementare

  • C3 – Circuite digitale elementare

  • C4 – Formate de reprezentare in precizie finita

  • C5 – Circuite aritmetice elementare

  • C6 – Utilizarea memoriilor

  • C7 – Modulatoare

  • C8 – Algoritmul FFT

  • C9 – Circuite de interfata a protocoalelor


Laborator sips

Laborator SIPS

  • L1: Sintaxa VHDL. Simularea unor structuri simple (bistabil, registru paralel etc.)

  • L2: Sinteza (exemplu: numaratorul)

  • L3: Programarea structurala (exemplu: sumatorul binar + memorii bloc, distribuite + blocuri DSP)

  • L4: Implementare (descriere placa, blocuri I/O dedicate)

  • L5: Implementare (UCF, constrangeri, evaluare rezultate)

  • L6: Verificare dupa implementare (simulare dupa implementare, ChipScope)


Seminar sips

Seminar SIPS

  • S1: Multiplicatoare cu semn

  • S2: Celule de filtrare FIR, IIR – forma clasica

  • S3: Celule de filtrare FIR, IIR – aritmetica distribuita

  • S4: Filtre polifazice

  • S5: Filtre CIC

  • S6: Modulatoare in cuadratura


Proiect sips

Proiect SIPS

  • Se va proiecta un “pian” care primeste comenzi de la tastatura (note, volum, schimbare gama) si reda in difuzoare “melodia”

  • Platforma: XSA Board, XStend Board (Spartan II)

  • Activitatile se vor desfasura pe echipe


Tehnologia nmos

Tehnologia NMOS

+VDD

Vo

PDN = Pull-Down Network

Vx1

PDN

Vxn

+VDD

+VDD

+VDD

Vo

Vo

x1

Vx1

Vx1

x1

x2

x2

Vx2

Vx2


Tehnologia cmos

Tehnologia CMOS

+VDD

PDN = Pull-Down Network

PUN

PUN = Pull-Up Network

Vo

Vx1

+VDD

PDN

Vxn

Vo

Vx1

x1

x2

Vx2


Inversorul cmos

Inversorul CMOS

Panta=-1

Vo

+VDD

ID

Vo

y

x

Vx

Vx

VIL

VIH

VT

VDD-VT

VDD

ID

Vx


Marginea de zgomot

Marginea de zgomot

N2

N1

A

y

x

1

0

1

NML=VIL-VOL

VIH

VOL<VIL

VOH

0

1

0

NMH=VIH-VOH

VIL

VOH<VIH

VOL


Regimul dinamic

Regimul dinamic

vx(t)

VDD

+VDD

0.5VDD

ID

Vo

t

vo(t)

tpHL

tpLH

Vx

CL

VDD

0.5VDD

t


Puterea disipata

Puterea disipata

  • Pl = puterea reziduala (leakage)

  • Pcom = puterea disipata in timpul comutatiei

  • Pd = puterea consumata in regim dinamic


Fan in

Fan-in

  • Poarta NMOS

  • Poarta CMOS contine reteaua PDN NMOS => timpi de propagare mai mari

  • Este de dorit evitarea portilor cu multe variabile de intrare

  • Poarta OR are o comportare similara (creste capacitatea de sarcina)

+VDD

Vo

Vx1

Vx2

Vxn


Fan out

Fan-out

P1

Vx

Pn

  • Retea speciala pentru distributia ceasului


  • Login