第八章  可编程逻辑器件
This presentation is the property of its rightful owner.
Sponsored Links
1 / 35

第八章 可编程逻辑器件 PowerPoint PPT Presentation


  • 135 Views
  • Uploaded on
  • Presentation posted in: General

第八章 可编程逻辑器件. 第八章 可编程逻辑器件. 可编程逻辑器件 ( Programmable Logic Device ) 简称 PLD ,是一种通用大规模集成电路,用于 LSI 和 VLSI 设计中,采用软件和硬件相结合的方法设计所需功能的数字系统。 PLD 的优点:价格较便宜,操作简便,修改方便 PLD 的分类: 根据有无寄存功能: 可编程组合逻辑器件 可编程时序逻辑器件。 按内部电路组成: PLA (可编程逻辑阵列) PGA (可编程门阵列)

Download Presentation

第八章 可编程逻辑器件

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


4118158

第八章 可编程逻辑器件


4118158

第八章 可编程逻辑器件

可编程逻辑器件 ( Programmable Logic Device )

简称PLD,是一种通用大规模集成电路,用于LSI和VLSI设计中,采用软件和硬件相结合的方法设计所需功能的数字系统。

PLD的优点:价格较便宜,操作简便,修改方便

PLD的分类:

根据有无寄存功能: 可编程组合逻辑器件

可编程时序逻辑器件。

按内部电路组成: PLA(可编程逻辑阵列)

PGA(可编程门阵列)

按编程方式: 熔丝编程

光擦编程

电擦编程

在线编程

可擦除PLA和可擦除PGA统称为可擦除PLD

简称EPLD


4118158

8.1 可编程逻辑阵列 PLA (Programmable Logic Array)

与阵列输出 + 或阵列输出

任一逻辑函数都可用“与或”式表示,即任何逻辑函数都可以用一个与门阵列与一个或门阵列来实现。

由与阵列和或阵列组成的电路叫做逻辑阵列LA

固定LA ROM(不可编程)

逻辑阵列LA PROM(或阵列可编程)

PLA PAL(与阵列可编程)

FPLA(与、或阵列皆可编程)

PLA同PROM一样,可用熔丝编程,

也可用NMOS,CMOS工艺的光擦和电擦编程。


4118158

&

VCC

H

L

L

H

1

A

&

1

&

H

1

&

L

&

1

B

1

异或门

熔丝全保留的简化符号

熔丝全保留或烧断


4118158

  • 8.2 现场可编程逻辑阵列 FPLA (Field Programmable Logic Array)

  • 用ROM实现逻辑函数时,地址译码器的每个输出都为一条字线,不能减少。输出函数为标准的与或表达式。

  • 为减小芯片面积,简化译码器,使输出函数为最简的与或表达式,采用FPLA。(见例1)

  • FPLA与触发器配合可构成时序逻辑电路(见例2)

  • FPLA规格用输入变量数、与逻辑阵列的输出端数、或逻辑阵列的输出端数三者的乘积表示。

  • 用户可进行一次编程,使用方便(熔丝型);也可用叠栅注入式MOS管作为存储单元,如同UVEPROM


4118158

D

C

B

4×14×2

A

W0

W1

W2

W3

W4

W5

W6

W7

W8

W9

W10

W11

W12

W13

W14

W15

F1

D’2

F2

D’1

  • 例1


4118158

D

C

B

4×9×2

A

W0

W1

W2

W3

W6

W7

W8

W10

W12

D’2

F1

F2

D’1


4118158

D

C

B

A

W1

W2

W3

W4

W5

W6

W7

F1

D’2

F2

D’1

4×7×2


4118158

例2用FPLA与D触发器实现8421BCD计数器


4118158

  • 画出卡诺图


4118158

QA

QB

QC

QD

W8

W1

W2

W3

W4

W5

W6

W7

D

D

D

D

R

CP

  • 阵列图

4×8×4


4118158

8.3 可编程阵列逻辑

(Programmable Array Logic,PAL)

PAL的基本组成包括:输入互补缓冲;可编程与阵列;固定或阵列;特定的输出电路;

双极型PAL:熔断法

CMOSPAL:可多次擦除(紫外线擦除)

尚未编程之前,与逻辑阵列的所有交叉点均有熔丝接通。编程即是将有用的熔丝保留,无用的熔丝熔断。

PAL和触发器可构成时序电路


4118158

一、PAL的基本电路结构

最简单的PAL电路结构形式,包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列。


4118158

编程后的PAL电路


4118158

二、PAL的几种输出电路结构和反馈形式

1. 专用输出结构:输出端是与或门,与或非门或者互补输出结构,即所有设置的输出端只能作输出用。有PAL10H8、PAL14H4、PAL10L8、PAL14L4、PAL16C1等。

2. 可编程输入/输出结构:PAL16L8、PAL20L10等


4118158

带有异或门的可编程 输入/输出结构

输出三态缓冲(由与逻辑阵列控制)

输出信号互补反馈到与逻辑阵列中

用途:产生复杂的组合逻辑函数

3. 寄存器输出结构:

在输出端插入D触发器阵列

状态及输出均互补反馈到与逻辑阵列中

输出三态缓冲由公共控制线控制

用途:组成各类时序逻辑电路


4118158

4. 异或输出结构

5. 运算选通输出结构

PAL规格:PAL-输入量-结构-输出量

例:PAL14H4 14输入 4输出 输出正变量 专用输出结构

PAL16R4 16输入 4输出 输出反变量 寄存器输出结构

应用举例:

专用输出结构----实现组合逻辑

设计要点:

计算输出逻辑的最简与或式

选择PAL器件:

输入端 输出端 每个输出所含与项数量

进行相应编程连接,去除未使用的与门

寄存器输出结构----实现时序逻辑

设计要点:

计算各状态方程(驱动方程)的最简与或式

选择PAL器件:

输入端 输出端 每个输出所含与项数量

触发器数量

进行相应编程连接,去除未使用的与门


4118158

三、PAL的应用

例1:用PAL器件设计一个数值判别电路。要求判断4位二进制数DCBA的大小属于0~5、6 ~ 10、11 ~ 15三个区间的哪一个之内。


4118158

三、PAL的应用

例1:用PAL器件设计一个数值判别电路。要求判断4位二进制数DCBA的大小属于0~5、6 ~ 10、11 ~ 15三个区间的哪一个之内。


4118158

例2 用PAL设计一个4位循环码计数器,并要求所设计的计数器具有置零和对输出进行三态控制的功能。


4118158

根据上表画出4个触发器次态的卡诺图,化简后


4118158

8.4 通用阵列逻辑 GAL(General Array Logic)

GAL是第二代的PAL,是一种寄存PLA器件。

基本结构:输入互补缓冲,与或阵列(可编与、固定或),可编程的输出电路

输出电路结构:通用宏单元OLMC(可编程)

工艺:E2CMOS

擦除方式:采用电可擦除的CMOS制作

特点:通用性较强,高速,低耗,使用方便

GAL器件是美国Lattice公司1985年首先推出的,目前主要有5种型号:GAL16V8

GAL20V8

ispGAL16Z8

ispGAL20V10

GAL39V18


4118158

一、GAL的电路结构:

GAL由可编程与阵列、固定或阵列、OLMC及部分输入/输出缓冲门电路组成。实际上,GAL的或阵列包含在OLMC中。


4118158

二、输出逻辑宏单元(OLMC)

三、工作特点:

8个与或项输入,可实现正/反相输入(XOR)

可选择直接输出/通过D触发器输出(OMUX)

输出三态门可控:4种方式(TSMUX)

反馈输入可控:输出/状态/其他输入(FMUX)


4118158

工作模式: P.424 图8.4.6

专用输入:三态门断开,利用反馈输入端

专用组合输出:不用触发器,不反馈,三态门常通

组合输入/输出:不用触发器,带反馈,三态门程控

寄存器输出:利用触发器,带反馈,三态门外控


4118158

8.5 其它可编程逻辑器件

  • 可擦除的可编程逻辑器件(Erasable Programmable Logic Device)

  • 工艺:UVCMOS

  • 擦除方式:加电

  • 基本结构:与或阵列(可编与、可编或)

  • 输出电路结构:OLMC可编程性优于GAL

  • 特点:功耗低,集成度高(几千门/片),信号传输时间短,可预知, 成本低


4118158

  • 现场可编程门阵列FPGA(Field Programmable Gate Array)

  • 工艺:CMOS-SRAM

  • 擦除方式:与SRAM相同

  • 基本结构:逻辑单元阵列结构(可编程)

  • 特点:功耗低,集成度高(3万门/片), 信号传输时间不可预知


4118158

现场可编程门阵列FPGA

结构特点:

输入/输出模块(IOB):输入或输出可设置

可编程逻辑模块(CLB):含组合逻辑和触发器

互连资源(IR):金属线,可编程接点/开关

利用EPROM存放编程数据


4118158

输入/输出模块(IOB)逻辑原理


4118158

可编程逻辑模块(CLB)逻辑原理

性能特点:

设计灵活性强,适用性广

传输延迟时间不定,速度低,保密性差

低密度PLD:FPLA,PAL,GAL

高密度PLD:FPGA,EPLD


4118158

在系统可编程逻辑器件(ISP-PLD)(CPLD)

特点:采用电可擦除,无需编程器

结构特点:与GAL类同,加以改进

输入/输出单元(IOC)

通用逻辑模块(GLB)

可编程布线区:全局布线区(GRP),输出布线区(ORP)

GLB结构及功能:与GAL类似

IOC结构及功能:8种工作方式 图8.8.7 图8.8.8

在系统可编程通用数字开关(ispGDS)

通过对IOC编程控制输入/输出以及各IOC之间的连接


  • Login