Download
1 / 41
420 likes | 663 Views
第 6 章 半导体存储器. 本章要点. 本章主要介绍静态随机存储器与动态随机存储器的电路结构特点和工作原理，并且概括地介绍了只读存储器的结构特点和只读存储器的类型。重点介绍存储器的扩展方法。. 动态 MOS 存储单元. 半导体存储器 ：用于储存大量二进制数据的半导体器件，它是由存储单元矩阵构成。. 位（ bit ）：二进制中的一个数码，它是半导体存储器中存储数据的最小单位。. 字节（ Byte ）： 8 位（ bit ）二进制数。. 半字节（ nibble ）：一个字节分为两组， 4 位为半个字节.
E N D
第6章 半导体存储器 本章要点 本章主要介绍静态随机存储器与动态随机存储器的电路结构特点和工作原理，并且概括地介绍了只读存储器的结构特点和只读存储器的类型。重点介绍存储器的扩展方法。 动态MOS存储单元
半导体存储器 ：用于储存大量二进制数据的半导体器件，它是由存储单元矩阵构成。 位（bit）：二进制中的一个数码，它是半导体存储器中存储数据的最小单位。 字节（Byte）：8位（bit）二进制数。 半字节（nibble）：一个字节分为两组，4位为半个字节 字（word）：一个完整的信息单位，通常一个字包含一个或多个字节 。 6.1 概述
32个存储单元的半导体存储器 半导体存储器由存储单元矩阵构成，每个存储单元中要么是0，要么是1，每个矩阵单元可以通过行和列的位置来确定 ，存储单元矩阵可以有几种不同的构成形式。
半导体存储器的重要指标： 1．存储容量 指存储器可以容纳的二进制信息量，以存储器中存储地址寄存器（MAR， Memory Address Register）的编址数与存储字位数的乘积表示，M位地址总线、N位数据总线的半导体存储器芯片的存储容量为2M×N位。 如，某存储器芯片的MAR为16位，存储字长为8位，则其存储容量为216×8位 = 64K×8位，64K即16位的编址数。 起动两次独立的存储器操作之间所需的最小时间间隔 启动一次存储器操作，到完成该操作所经历的时间 2．存储速度 存储器的存储速度可以用两个时间参数表示 ：“存取时间”(Access Time) TA和“存储周期”(Memory Cycle)TMC，存储周期TMC略大于存取时间TA。
6.2随机存储器 随机存取存储器也称随机存储器或随机读/写存储器（RANDOM - ACCESS MEMORY ），简称RAM。RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息,分为静态随机存取存储器 ( SRAM ) 和动态随机存取存储器 ( DRAM )。 （1）SRAM （ STATIC RANDOM - ACCESS MEMORY ） MOS管组成的单极型SRAM是由6个MOS管组成的双稳态触发电路。SRAM的特点是只要电源不撤除，写入SRAM的信息将不会消失，不需要刷新电路。同时再读出时不破坏原存信息，一经写入可多次读出。SRAM的功耗较大，容量较小，存取速度较快。
（2）DRAM（Dynamic RANDOM - ACCESS MEMORY） DRAM是利用MOS管的栅极对其衬底间的分布电容来保存信息，以储存电荷的多少，即电容端电压的高低来表示“1”和“0”。DRAM的每个存储单元所需的MOS管较少，可以由4管、3管和单管MOS组成，因此DRAM的集成度较高、功耗也低。但缺点是保存在DRAM中的信息——MOS管栅极分布电容上的电荷会随着电容器的漏电而逐渐消失，一般信息保存时间为2ms左右。为了保存DRAM中的信息，每隔1～2ms要对其刷新一次，因此采用DRAM的计算机必须配置刷新电路。另外，DRAM的存取速度较慢，容量较大。一般微机系统中的内存都采用DRAM 。
SRAM结构示意图 6.2.1 静态随机存储器 1．电路结构 SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成。
说明： ① 存储矩阵由许多存储单元排列组成，每个存储单元能存放一位二值信息 (0或1)，在译码器和读/写电路的控制下，进行读/写操作。
③读/写控制电路用于对电路的工作状态进行控制。CS称为片选信号，当CS=0时，RAM工作；CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。R/W称为读/写控制信号。R/ W=1 时，执行读操作，将存储单元中的信息送到I/O端上；当R/ W=0时，执行写操作，加到I/O端上的数据被写入存储单元中。
六管NMOS存储单元 2．SRAM的静态存储单元 说明： ①V1~V4管：构成基本RS触发器，用于存储数据； ②V5、V6管：行选通管，受行选线X控制。X=0时，两个管子截止；X=1时，两个管子导通，存储的数据送到位线上； ③V7、V8管：列选通管，受列选线Y控制，列选线Y为高电平时，位线上的信息被分别送至输入输出线，从而使位线上的信息同外部数据线相通。
当行选线X和列选线Y同时为“1”，则存储信息Q和Q被读到I/O线和I/O线上。 当X、Y线为“1”时，将要写入的信息加在I/O线上，经反相后I/O线上有其相反的信息。信息经V7、V8和V5、V6加到触发器的Q端和Q端，也就是加在了V3和V1的栅极，从而使触发器触发，即信息被写入。 工作原理： ①读出操作: ②写入信息操作
六管CMOS存储单元 由于CMOS电路具有微功耗的特点，目前大容量的静态RAM中几乎都采用CMOS存储单元 。 P沟道增强型
SRAM芯片HM6116简介 HM6116是一种2048×8位（2K×8）的高速静态CMOS随机存取存储器， 管脚图 其特点为 ①高速度：存取时间为100ns／120ns／150ns／200ns(分别以6116—10，6116—12，6116—115，6116—20为标志)； ②低功耗——运行时为150mW，空载时为100mW； ③与TTL兼容； ④管脚引出与标准的2K×8的芯片(例如2716芯片)兼容； ⑤ 完全静态——无需时钟脉冲与定时选通脉冲。
6.2.2 动态随机存储器 动态随机存储器（Dynamic RAM），简称动态RAM或DRAM。动态RAM的存储矩阵由动态MOS存储单元组成，是利用MOS管的栅极电容来存储信息的。 动态MOS存储单元有四管电路、三管电路和单管电路等。四管和三管电路比单管电路复杂，但外围电路简单，一般容量在 4 K以下的RAM多采用四管或三管电路。 1.四管动态MOS存储单元电路
构成： ①V1和V2为两个N沟道增强型MOS管，它们的栅极和漏极交叉相连，信息以电荷的形式储存在电容C1和C2上； ②V3、V4管：行选通管，受行选线X控制； ③V5、V6是同一列中各单元公用的预充管，φ是脉冲宽度为 1μs而周期一般不大于2ms的预充电脉冲，CO1、CO2是位线上的分布电容，其容量比C1、C2大得多； 四管动态MOS存储单元电路 ④ V7、V8管：列选通管，受列选线Y控制。
D=0 Q=0 使 若 D=1 Q=1 工作原理： ①读出数据： 分布电容CO1、CO2充电到VDD 加预充脉冲φ 读数据前 V5和V6导通 φ消失 CO1、CO2电荷保持 V5和V6截止 V3、V4、V7、V8导通 X=1，Y=1 C1有电荷，C2无电荷 V1导通V2截止 读“0” 选中某存储单元 CO1放电到“0”，CO2为C1充电
Q=1 D=1 D=0 Q=0 使 使 若 若 Q=1 D=0 D=1 Q=0 V3、V4、V7、V8导通 X=1，Y=1 读“0” 选中某存储单元 CO2放电到“0”，CO1为C2充电 V1截止V2导通 C1无电荷，C2有电荷 V3、V4、V7、V8导通 X=1，Y=1 选中某存储单元 写入“0” C1充电C2放电
D=1 Q=1 若 使 D=0 Q=0 V3、V4、V7、V8导通 X=1，Y=1 选中某存储单元 写入“1” C1放电C2充电 注意：由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”，因此DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。
单管动态MOS存储单元 2.单管动态MOS存储单元电路 构成： 由一个NMOS管和存储电容器CS构成, CO是位线上的分布电容(CO>>CS)。 显然，采用单管存储单元的DRAM，其容量可以做得更大。
工作原理： 写入信息时，字线为高电平，V导通，位线D上的数据经过V存入CS。 读出信息时也使字线为高电平，V管导通， 这时CS经V向CO充电，使位线获得读出的信息。设位线上原来的电位UO=0，CS原来存有正电荷，电压US为高电平，因读出前后电荷总量相等，有， USCS=UO(CS+CO) 由于CO>>CS，所以UO<<US。例如读出前US=5V, CS/CO = 1/50，则位线上读出的电压将仅有 0.1V， 而且读出后CS上的电压也只剩下 0.1V，故每次读出后，要对该单元补充电荷进行刷新，同时还需要高灵敏度读出放大器对读出信号加以放大。 由于DRAM存储单元的结构能做得非常简单，所用元件少，功耗低，所以目前已成为大容量RAM的主流产品。其中单管为首选 。
SRAM的特点是工作速度快，只要电源不撤除，写入SRAM的信息就不会消失，不需要刷新电路，同时在读出时不破坏原来存放的信息，一经写入可多次读出，但集成度较低，功耗较大。SRAM一般用来作为计算机中的高速缓冲存储器(Cache)。 DRAM的每个存储单元所需的场效应管较少，，集成度较高，功耗也较低，但缺点是保存在DRAM中的信息--场效应管栅极分布电容里的信息随着电容器的漏电而会逐渐消失，一般信息保存时间为2ms左右。为了保存DRAM中的信息，必须每隔1～2ms对其刷新一次。因此，采用 DRAM的计算机必须配置动态刷新电路，防止信息丢失。DRAM一般用作计算机中的主存储器。 SRAM和DRAM的区别：
6.3 只读存储器 ROM的特点是在正常工作状态下只能从中读取数据，不能快速随时修改或重新写入数据。其电路结构简单，而且断电后数据也不会丢失。缺点是只能用于存储一些固定数据的场合。 ①掩模只读存储器（mask Read-Only Memory，ROM） ②可编程只读存储器（Programmable ROM，PROM） ③可擦可编程序只读存储器（Erasable Programmable Read Only Memory，EPROM） 分类 ④ 一次可编程序只读存储器（One Time Programmable Read Only Memory，OPTROM） ⑤电可擦可编程只读存储器（Electrically Erasable Programmable Read Only Memory，EEPROM） ⑥快闪存储器（Flash memory）
1、掩模ROM 是一种只能读取资料的内存。在制造过程中，以特殊掩膜技术将数据烧录于线路中，数据在写入后就不能更改。此存储器的制造成本较低，常用于批量大的数据固定的产品。 2、PROM PROM的内部有矩阵式排列的熔丝，视需要利用电流将其烧断，写入所需的数据，但仅能写入一次。 3、EPROM EPROM可利用高电压将数据编程写入，擦除时将线路曝光于紫外线下，则数据可被清空，并且可重复使用。通常在封装外壳上会预留一个石英透明窗以方便曝光。
4、OTPROM 一次编程只读存储器OPTROM的写入原理同EPROM，但是为了节省成本，编程写入之后就不再擦除，因此不设置透明窗。 5、EEPROM 电子式可擦除可编程只读存储器EEPROM的工作原理类似EPROM，但是擦除的方式是使用高电场来完成，因此不需要透明窗。 6、快闪存储器 快闪存储器（Flash memory）的每一个记忆单元都具有一个“控制闸”与“浮动闸”，利用高电场改变浮动闸的临限电压即可进行编程操作。
ROM组成框图 ROM组成：与RAM相似，没有读/写电路，因为它只读不能写。 ROM电路结构包含存储矩阵、地址译码器和输出缓冲器三个部分。
a.存储矩阵 存储矩阵是由许多存储单元排列而成。存储单元可以是二极管、双极型三极管或MOS管，每个单元能存放1位二值代码（0或1)，而每一个或一组存储单元有一个相应的地址代码。
16×8的ROM矩阵 16×8的ROM矩阵 存储单元 字线 位线
存储的数据为1 存储的数据为1 字线 位线
点阵图 二极管ROM
位扩展可以利用芯片的并联方式实现，即将RAM的地址线、R//W线和片选信号线对应地并接在一起，而各个片子的输入/输出（I/O）作为字的各个位线位扩展可以利用芯片的并联方式实现，即将RAM的地址线、R//W线和片选信号线对应地并接在一起，而各个片子的输入/输出（I/O）作为字的各个位线 6.4存储器的扩展 当使用一片ROM或RAM器件不能满足对存储容量的需求时，则需要将若干片ROM或RAM组合起来，构成更大容量的存储器。存储容量的扩展方式有：位扩展方式、字扩展方式及复合扩展。 6.4.1 位扩展 通常RAM芯片的字长多设计成1位、4位、8位等，当实际的存储器系统的字长超过RAM芯片的字长时，需要对RAM实行位扩展。
连线图 【1 】 把1024×4的RAM扩展为1024×8的 RAM。 所需的芯片数量为（1024×8）/（1024×4）=2片，地址总线为10根，数据总线为8根。 解：
连线图 【2 】 把1024×1的RAM芯片扩展成1024×8的RAM。 解： 所需的芯片数量为（1024×8）/（1024×1）= 8片，地址总线为10根，数据总线为8根 。
连线图 6.4.2 字扩展 若每一片存储器(ROM或RAM）的数据位数够而字数不够时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数更多的存储器，字数的扩展可以利用外加译码器控制芯片的片选输入端来实现。 【例3】将1K×4的RAM芯片扩展为2K×4的存储器系统。 所需的芯片数量为（2K×4）/（1K×4）= 2片，地址总线为11根，数据总线为4根。 解：
连线图 【例4 】 用256×8位的RAM接成一个1024×8位 所需的芯片数量为（1K×8）/（256×8）= 4片，地址总线为10根，数据总线为8根。 解：
连线图 6.4.3 复合扩展 如果一片RAM或ROM的位数和字数都不够，就需要同时采用位扩展和字扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。 【例5】 将1K×4的RAM扩展为4K×8的存储器系统。 所需的芯片数量为（4K×8）/（1K×4）= 8片，地址总线为12根，数据总线为8根。 解：
本章小结 本章简要说明了半导体存储器的结构、种类以及工作原理，通过例题说明存储器扩展的方法。
作 业 6-1 6-2 6-4 6-5 6-6
