Università degli Studi di Trieste
This presentation is the property of its rightful owner.
Sponsored Links
1 / 16

SVILUPPO DI UN PROTOTIPO DI SIMULATORE POLIFONICO PER CONCERTO DI CAMPANE PowerPoint PPT Presentation


  • 76 Views
  • Uploaded on
  • Presentation posted in: General

Università degli Studi di Trieste. DIPARTIMENTO DI INGEGNERIA E ARCHITETTURA Corso di Laurea in Ingegneria Elettronica. SVILUPPO DI UN PROTOTIPO DI SIMULATORE POLIFONICO PER CONCERTO DI CAMPANE. Relatore: Prof. Sergio Carrato Correlatore: Ing. Piergiorgio Menia. Laureando:

Download Presentation

SVILUPPO DI UN PROTOTIPO DI SIMULATORE POLIFONICO PER CONCERTO DI CAMPANE

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Sviluppo di un prototipo di simulatore polifonico per concerto di campane

Università degli Studi di Trieste

DIPARTIMENTO DI INGEGNERIA E ARCHITETTURA

Corso di Laurea in Ingegneria Elettronica

SVILUPPO DI UN PROTOTIPO DI SIMULATORE POLIFONICO PER CONCERTO DI CAMPANE

Relatore:

Prof. Sergio Carrato

Correlatore:

Ing. Piergiorgio Menia

Laureando:

Francesco Guzzi

Trieste, 12 marzo 2013


Premessa e specifiche

PREMESSA E SPECIFICHE:

  • Simulare un gruppo di 12 campane → 12 semitoni

  • Sistema da collegare ad un sequencer esterno.

  • Riproduzione campioni audio pre-registrati → 10 s

  • Gestione ritardi.

  • 2 file per campana

    → 24 file

  • Latenza < 10 ms.

  • Basso costo totale.

2/

16


Soluzione implementata

SOLUZIONE IMPLEMENTATA

MCU

MODULO 1

BUS

PLAY 1

PLAY 2

MODULO 2

...

  • Boot istantaneo.

  • Bassa latenza.

  • 24 ingressi digitali.

  • 1 uscita monofonica analogica.

  • Ritardi programmabili per ogni voce.

  • Gestione da remoto.

  • Soluzione a memoria distribuita

OUT

...

...

...

...

MODULO 12

PLAY 24

BUS

BUS

PC

3/

16


Modulo vs1000mod

MODULO VS1000mod

  • 12 moduli

  • Alimentazione 5 V.

  • Formato DIP32.

  • File in formato VORBIS (o WAV).

  • SoC VS1000 programmabile.

  • Funzioni tipiche in ROM istruzioni.

  • Poca RAM istruzioni.

  • Sorgenti firmware di default.

  • GPIO a livelli CMOS.

  • FLASH SPI da 16 Mbit. → 23,7 s

  • Uscita audio analogica lineout

16

4/


Firmware custom

FIRMWARE CUSTOM

– Usa funzioni di libreria del firmware originario

– Accesso FLASH-SPI

– Lettura/scrittura filesystem a blocchi

– “Raw” TX/RX UART

– Implementato decoder software WAV

– GPIO “manuale”.

– Protocollo → upload file.

→ set volume.

5/

16


Upload files protocollo

UPLOAD FILES: protocollo

– Implementato protocollo a pacchetto di tipo “stop and wait”

– Risposta ACK / NACK

– ByteStuffing / De-stuffing

– Campo dati a lunghezza variabile (MAX 240 Byte)

– Gestione timeout, overflow, address-mismatch

– Struttura pacchetto:

[STX] || [Indirizzo][Tipo_pacchetto][num_sequenza][dati][CHK] || [ETX]

6/

16


Sistema di controllo

SISTEMA DI CONTROLLO

– Triggerare esecuzione dei file audio dopo il delay programmato.

– Rimanere in ascolto sulla porta seriale per esecuzione comandi.

  • Propri

  • “Helper”

–12 x 2 Input e Output digitali.

– 1 uscita per pilotare il reset moduli;

– UART

– memoria non volatile;

– Prototipo con ATMEGA16L

7/

16


Sistema di controllo1

SISTEMA DI CONTROLLO

8/

16


Bus seriale multidrop

BUS SERIALE MULTIDROP

– Tutti i nodi in ascolto

– Tx solo se indirizzo coincide

– RS232 logica invertita

– Idle “alto”

– Buffer digitali IN/OUT

9/

16


Software di gestione

Software di gestione

10/

16


Sistema di miscelazione

SISTEMA DI MISCELAZIONE

Attenuazione

[dB]

SIMULAZIONE

Frequenza [Hz]

11/

16


Schema finale sommatore

SCHEMA FINALE SOMMATORE

– Partitore idealizzato

– Uso di entrambi gli opmap nel package

12/

16


Modulo alimentatore

MODULO ALIMENTATORE

– Alimentazione 12 V CC → 5 V → 3.3 V

– 80 mW / modulo (consumo tipico in play)

13/

16


Considerazioni finali

CONSIDERAZIONI FINALI

– Sistema prototipo funzionante egregiamente.

– Test protocollo con azioni disturbanti

– Unplug cavo durante trasmissione.

– Generazione di semplici errori nel pacchetto.

– Problemi / semplicità derivanti da:

– scelta del sistema modulare.

– uso di campioni pre-registrati.

14/

16


Sviluppi futuri

SVILUPPI FUTURI

– Implementazione di una funzionalità di “sequencer autonomo” tipo “carillon”.

– Play standalone ma gestione su PC.

– Auto-apprendimento del tempo di ritardo.

– Riduzione firmware moduli.

– Miglioramento sicurezza protocollo.

15/

16


Sviluppo di un prototipo di simulatore polifonico per concerto di campane

Grazie per l'attenzione.


  • Login