1 / 8

主要内容： 存储器设计

习题课：存储器. 主要内容： 存储器设计. P396-2: 某半导体存储器容量16 K  8 位，可选芯片容量为4 K  4/ 片 。地址总线 A 15 -A 0 （低），双向数据线 D 7 -D 0 （低） ，由 R/ W 线控制读写。请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。. (1)芯片选取与存储 空间分配 共需: 4 K  4/ 片 : 8片 存储空间分配:. 芯片容量 芯片地址 片选信号 片选逻辑

fathia
Download Presentation

主要内容： 存储器设计

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 习题课：存储器 主要内容： 存储器设计

  2. P396-2: 某半导体存储器容量16K  8位，可选芯片容量为4K  4/片 。地址总线A15-A0（低），双向数据线D7-D0（低） ，由R/W线控制读写。请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。 (1)芯片选取与存储 空间分配 共需: 4K  4/片 : 8片 存储空间分配:

  3. 芯片容量 芯片地址 片选信号 片选逻辑 4K  8 A11—A0 CS0 A13 A12 4K  8A11—A0 CS1 A13 A12 4K  8 A11—A0 CS2 A13 A12 4K  8 A11—A0 CS3 A13 A12 (2).地址分配与片选逻辑

  4. D7 - 4 D3 - 0 R/ W 4 K*4 4 K*4 4 K*4 4 K*4 CS1 CS2 CS3 CS0 4 K*4 4 K*4 4 K*4 4 K*4 A11 - 0 A - A11 - 0 A11 - 0 A11 - 0 A13 A12 A12 A13 A13 A12 A 12 A13 (3).存储器逻辑图

  5. P396-3 :半导体存储器总容量15k  8位,其中固化区8k  8 , 选用EPROM芯片4K  8/片,可随机读写区7K  8，可选用SRAM芯片有： 4K  4/片、 2K  4/片、 1K  4/片。地址总线A15 A0， 双向数据总线D7 D0 由R/W线控制读写，MREQ为低电平时允许存储器工作。请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。

  6. 0000 0FFF 4K  8 ROM 1000 1FFF 4K  8 ROM 2000 2FFF 4K  4 4K  4 3000 37FF 2K  4 2K  4 1K  4 1K  4 3800 3BFF (1)芯片选取与存储空间分配 共需: EPROM 4K  8, 2片 SRAM 4K  4,2片 2K  4,2片 1K  4,2片 存储空间分配:

  7. 片内地址片选信号片选逻辑 4K  8 A11-0 CS0 A13A12 4K  8 A11-0 CS1 A13A12 4K  8 A11-0 ` CS2 A13A12 2K  8 A10-0 CS3 A13A12A11 1K  8 A9-0 CS4 A13A12A11A10 （2） 地址信号与片选逻辑

  8. D7 - 4 - D3 0 R/ W MREQ CS2 CS3 CS4 4 K*4 2 K*4 1 K*4 CS0 CS1 4 K*8 4 K*8 ROM ROM CS2 CS3 CS4 4 K*4 2K*4 1K*4 A11 - 0 A10 - 0 A9 - 0 A A11 - 0 A11 - 0 A13 A13 A12 A13 A11 A13 A12 A13 A12 A10 A12 A12 A11 （4）存储器逻辑图

More Related