1.46k likes | 1.59k Views
数字电子技术基础. 信息科学与工程学院 · 基础电子教研室. 】. 【. 内容回顾. RS 触发器的特性表. Q n. Q n+1. S. R. S =1 R =0. 0. 0. 0. 0. 0. 0. 1. 1. S =× R =0. S =0 R =×. 0. 1. 0. 1. 0. 0. 0. 1. 0. 1. S =0 R =1. 1. 0. 1. 0. 1. 0. 1. 1. 1. 1. 1*. 0. 1. 1. 1*. 1.
E N D
数字电子技术基础 信息科学与工程学院·基础电子教研室
】 【 内容回顾 RS触发器的特性表 Q n Q n+1 S R S =1 R =0 0 0 0 0 0 0 1 1 S =× R =0 S =0 R =× 0 1 0 1 0 0 0 1 0 1 S =0 R =1 1 0 1 0 1 0 1 1 1 1 1* 0 1 1 1* 1 § 4.3 触发器的逻辑功能与描述方法 一、RS触发器 RS触发器的特性方程 RS触发器的状态转换图
】 【 内容回顾 JK触发器的特性表 Q n Q n+1 J K 0 0 0 0 0 0 1 1 J =× K =0 0 1 0 1 0 0 0 1 0 1 J =1 K = × J = × K =1 1 0 1 0 1 0 1 1 J =0 K =× 1 1 1 0 1 1 0 1 二、JK触发器 特性方程 状态转换图
】 【 内容回顾 T触发器的特性表 状态 Q n Q n+1 T 0 0 0 保持 0 1 1 0 1 1 1 0 翻转 1 0 1 T =1 T=0 T=0 T=1 三、T触发器 特性方程 状态转换图
】 【 内容回顾 D触发器的特性表 状态 Q n Q n+1 D 0 0 0 置0 0 0 1 0 1 1 1 0 置1 1 1 1 D =1 D=0 D=1 D=0 四、D触发器 特性方程 状态转换图
令 :J = D,K=D 】 【 内容回顾 4.3.3 触发器逻辑功能的转换 令 :J = S,K = R 1. JK→RS触发器 2. JK→D触发器 令 :J = K=T 3. JK→T触发器 令 :J = K=1 4. JK→T’触发器 5. D→T’触发器
第五章 时序逻辑电路 本章首先讲述时序电路的特点,然后重点介绍时序电路的分析和设计方法及步骤,最后介绍了几种常用中规模时序电路,包括:寄存器、移位寄存器、计数器等。 内容提要
第五章 时序逻辑电路 §5.1 概述 §5.2 时序电路的分析方法 §5.3 若干常用的时序电路 §5.4 时序电路的设计方法
§ 5.1 概述 组合逻辑电路 逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 门电路 除与现时输入有关外还与原状态 有关 触发器
X(x1, x2, …, xi):外部输入信号; Q(q1, q2, …, ql):存储电路的状态输出, 也是组合逻辑 电路的内部输入; Y( y1, y2, …, yj):外部输出信号; Z( z1, z2, …, zk):存储电路的激励信号,也是组合逻辑 电路的内部输出。
时序逻辑电路有两个特点: 第一,时序逻辑电路包含组合逻辑电路和存储电路两部分,存储电路具有记忆功能,通常由触发器组成; 第二,存储电路的状态反馈到组合逻辑电路的输入端,与外部输入信号共同决定组合逻辑电路的输出。
输出方程 驱动方程(或激励方程) 状态方程
时序逻辑电路的分类: 同步时序电路 根据存储电路的动作特点 异步时序电路 米利(Mealy)型时序电路 按输出信号的特点 穆尔(Moore)型时序电路
时序逻辑电路的分类: 同步时序电路 根据存储电路的动作特点 异步时序电路 米利(Mealy)型时序电路 按输出信号的特点 穆尔(Moore)型时序电路
5.2 时序逻辑电路的分析方法 同步时序电路的分析步骤: ① 根据逻辑图写出时序电路的各触发器的驱动方程和输出方程。 ② 根据已求出的驱动方程和所用触发器的特征方程, 获得时序电路的状态方程。 ③ 根据时序电路的状态方程和输出方程,建立状态转移表, 进而画出状态图和波形图等。 ④ 分析电路的逻辑功能,并检查是否能自启动。
【例1】 分析图示时序电路,要求写出其状态方程,Q1、Q2、Q3的状态转换图,说明能否自启动。
将驱动方程代入特性方程 ① 写出输出方程和驱动(激励)方程。 ② 求状态方程。
设电路的初态 ③ 列状态转换表。 将001作为电路 的新的初态,有 ……………
Q3 Q2 Q1 Y CP的顺序 Q3n+1 Q1n Q3n Q2n Q2n+1 Q1n+1 0 0 0 0 0 Y 1 0 0 0 1 0 0 0 0 0 1 0 1 0 2 0 1 0 1 0 1 1 0 0 3 1 1 1 0 0 0 0 1 0 0 0 1 1 0 1 4 1 1 0 1 1 0 1 1 0 0 1 5 0 0 6 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 1 0 1 ③ 列状态转换表。
Q3 Q2 Q1 Y CP的顺序 0 0 Q3Q2Q1 0 0 0 Y 1 0 0 0 1 1 0 2 0 1 3 1 1 1 0 0 0 1 1 4 0 1 1 0 5 100 110 111 0 0 6 0 0 101 010 0 0 0 1 0 0 0 1 1 0 1 1 1 0 0 0 1 0 0 0 0 0 1 0 0 1 0 1 ④ 画状态转换图。 000 001 011
Q3Q2Q1 000 001 011 100 110 111 101 010 0 2 3 4 5 6 7 8 9 1 CP Q1 0 1 1 0 0 1 1 1 0 1 Q2 0 1 0 0 1 1 0 1 1 0 Q3 0 1 0 1 0 0 0 1 1 0 Y 0 1 0 0 1 Y 0 0 0 0 0 0 1 0 0 0 0 0 0 ⑤ 画时序图。
Q3Q2Q1 000 001 011 100 110 111 101 010 1 0 0 0 Y 0 1 0 0 ⑥ 分析逻辑功能。 由状态转换图可知,电路实现了6进制 计数功能,能自启动。
FF FF 1 2 Q Q 1 2 Y 1 J 1 J C 1 C 1 Q Q 1 2 1 K 1 K CP 【 例 2 】分析所示同步时序电路的逻辑功能 [P300(三)] 。 ① 写出输出方程和驱动(激励)方程。 ② 求状态方程。
Q2Q1 Y 11 Q1n Q2n Q2n+1 Q1n+1 Y 00 01 10 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 1 0 1 0 1 1 0 0 1 ③ 列状态转换表,画状态转换图。 ④ 分析逻辑功能。 由状态转换图可知,电路实现了3进制计数功能,能自启动。
【 例 3 】分析所示同步时序电路的逻辑功能。
① 求输出方程和激励方程。 ② 求状态方程。
③ 列状态表。 01/0 11/1 10/0 00/0 00/0 10/0 11/0 01/0
01/0 11/1 10/0 00/0 00/0 10/0 11/0 01/0 ④ 画状态图。 ⑤ 逻辑功能分析。 当外部输入X=0时,状态转移按00→01→10→11→00→…规律变化,实现4进制加法计数的功能;当X=1时,状态转移按00→11→10→01→00→…规律变化,实现4进制减法计数器的功能。
【例4】 分析图示时序电路,要求写出其状态方程,Q1、Q2、Q3的状态转换图,说明能否自启动。
Q3n+1 Q1n Q3n Q2n Q2n+1 Q1n+1 0 0 0 0 1 0 Q3Q2Q1 1 0 1 1 0 0 001 1 0 1 0 0 1 000 001 011 1 1 1 1 0 1 101 110 111 1 0 0 0 1 0 0 0 0 1 1 0 010 1 0 1 0 1 1 0 1 1 1 1 1 电路实现了能自启动的6进制计数功能。
小结 • 基本要求: • 了解时序电路的特点及分类; • 掌握同步时序电路的分析方法。 作业: P301 思考题和习题 5-1题、5-2题
】 【 内容回顾 第五章 时序逻辑电路 本章首先讲述时序电路的特点,然后重点介绍时序电路的分析和设计方法及步骤,最后介绍了几种常用中规模时序电路,包括:寄存器、移位寄存器、计数器等。 内容提要
§ 5.1 概述 】 【 内容回顾 组合逻辑电路 逻辑电路 时序逻辑电路 门电路 触发器
】 【 内容回顾 时序逻辑电路有两个特点: 第一,时序逻辑电路包含组合逻辑电路和存储电路两部分,存储电路具有记忆功能,通常由触发器组成; 第二,存储电路的状态反馈到组合逻辑电路的输入端,与外部输入信号共同决定组合逻辑电路的输出。 驱动方程(或激励方程) 状态方程 输出方程
】 【 内容回顾 时序逻辑电路的分类: 同步时序电路 根据存储电路的动作特点 异步时序电路 米利(Mealy)型时序电路 按输出信号的特点 穆尔(Moore)型时序电路
5.2 时序逻辑电路的分析方法 】 【 内容回顾 同步时序电路的分析步骤: ① 根据逻辑图写出时序电路的各触发器的驱动方程和输出方程。 ② 根据已求出的驱动方程和所用触发器的特征方程, 获得时序电路的状态方程。 ③ 根据时序电路的状态方程和输出方程,建立状态转移表, 进而画出状态图和波形图等。 ④ 分析电路的逻辑功能,并检查是否能自启动。
§5.3 若干常用时序逻辑电路 §5.3.1 寄存器和移位寄存器 一、寄存器 寄存器是用来存放数据的,应用于各类数字系统和计算机中。
EN EN RD A B Q0 LD LD A B Q1 CC4076 CP Q2 D0 Q3 D1 D2 D3
双向 右移 左移 移位 寄存器 寄存器 寄存器 (a) (b) (c) 二、移位寄存器 所谓“移位”,就是将寄存器所存各位 数据,在每个移位脉冲的作用下,向左或向右移动一位。根据移位方向,常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种:
Q0n+1=D0=DI Q1n+1= D1=Q0 Q2n+1= D2=Q1 Q3n+1= D3=Q2 移位寄存器的工作原理 由于触发器传输延迟时间的存在,每来一个CP脉冲,各触发器将按以下规律变化:从DI端输入一个数据 送给FF0保存, 将FF0中原来保 存的数据送FF1 保存…… EWB仿真
Q0 Q2 S1 Q1 VCC Q3 S0 CP 9 16 14 12 10 11 15 13 S1 Q1 Q3 CP Q0 Q2 74LS194 S0 DIR DIL D0 D3 D1 D2 1 8 4 6 2 7 3 5 DIR DIL D0 D3 D1 RD RD GND D2 双向移位寄存器74LS194 工作方式 控制 并行输出 74LS194 可实现 串入-串出串入-并出并入-并出并入-串出 四种功能。 左移串行输入 右移串行输入 并行输入
Q0 Q2 S1 Q1 VCC Q3 S0 CP 9 16 14 12 10 11 15 13 S1S0 /RD 功 能 直接清零 S1 Q1 Q3 CP Q0 Q2 × × 0 74LS194 S0 1 DIR DIL 1 D0 D3 D1 D2 1 1 1 4 8 6 2 7 3 5 DIR DIL D0 D3 D1 RD RD GND D2 0 0 保 持 右 移 0 1 1 0 左 移 1 1 并行输入
功能表 输入端 输出端 … B QB A QA QH CLR’ CLK L × × L × L 输出端 L 输出端 QB0 H × QA0 L QH0 × H H H H ↑ QAn QGn ↑ L H L QAn QGn × 74164的引脚图 L QAn QGn H × ↑ L 移位寄存器的应用 —8位串行输入并行输出74164构成的数字显示系统 串行输入端 清零端(低电平有效) 时钟端
数字显示系统 EWB仿真
CP CP Q1, Q3 Q8 Q2 Q5 Q6 Q11 Q4 Q7 Q10 Q9 Q12 4.13
§5.3 若干常用时序逻辑电路 】 【 内容回顾 §5.3.1 寄存器和移位寄存器 一、寄存器 寄存器是用来存放数据的,应用于各类数字系统和计算机中。
EN EN RD A B Q0 LD LD A B Q1 CC4076 CP Q2 D0 Q3 D1 D2 D3
】 【 内容回顾 二、移位寄存器 所谓“移位”,就是将寄存器所存各位 数据,在每个移位脉冲的作用下,向左或向右移动一位。根据移位方向,常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种:
Q0 Q2 S1 Q1 VCC Q3 S0 CP 9 16 14 12 10 11 15 13 S1 Q1 Q3 CP Q0 Q2 74LS194 S0 DIR DIL D0 D3 D1 D2 1 8 4 6 2 7 3 5 DIR DIL D0 D3 D1 RD RD GND D2 双向移位寄存器74LS194 工作方式 控制 并行输出 74LS194 可实现 串入-串出串入-并出并入-并出并入-串出 四种功能。 左移串行输入 右移串行输入 并行输入
Q0 Q2 S1 Q1 VCC Q3 S0 CP 9 16 14 12 10 11 15 13 S1S0 /RD 功 能 直接清零 S1 Q1 Q3 CP Q0 Q2 × × 0 74LS194 S0 1 DIR DIL 1 D0 D3 D1 D2 1 1 1 4 8 6 2 7 3 5 DIR DIL D0 D3 D1 RD RD GND D2 0 0 保 持 右 移 0 1 1 0 左 移 1 1 并行输入