1 / 9

本研究の目的

本研究の目的. RSE という複雑な制御を必要とする LCGT では デジタル制御は必須である LCGT と同じような制御帯域幅である CLIO にデジタル制御システムを導入 し、実際の干渉計で稼働することにより、デジタル固有の技術を蓄積する デジタルシステムの LIGO グループとの共同開発により、国際協力体制を築く LCGT 建設時にスムーズにデジタル制御を導入できるようにする. MOU and RESEARCH AGREEMENT. test. CLIO デジタルシステムの概念図. 干渉計.

chico
Download Presentation

本研究の目的

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 本研究の目的 2009/9/10 日本物理学会於甲南大学, 宮川　治 RSEという複雑な制御を必要とするLCGTでは デジタル制御は必須である LCGTと同じような制御帯域幅であるCLIOにデジタル制御システムを導入し、実際の干渉計で稼働することにより、デジタル固有の技術を蓄積する デジタルシステムのLIGOグループとの共同開発により、国際協力体制を築く LCGT建設時にスムーズにデジタル制御を導入できるようにする

  2. MOU and RESEARCH AGREEMENT 2009/3/30 日本物理学会第64回年次大会, 宮川　治 test

  3. CLIOデジタルシステムの概念図 干渉計 • Real time PCの実行サンプリングレート16kHzで決まる速いループがある • そこにアクセスする方法はEPICSを使う遅いアクセスと、Frame Builderを使う速いアクセスがある • 別に用意したモニタ用PCからTCP/IPネットワークを通してデータ、制御にアクセス PD等各種センサー SUS等各種アクチュエータ 16kHz loop whitening dewhitening AA AI Real time PC ADC DAC 共振器長制御 Suspension control 角度制御 Frame Builder 主にリアルタイムデータ EPICS　主にスイッチ (gain, filter設定) 64Hz 16kHz Data storage TCP / IP 16kHz full data(数日) 1second data 1minute data（永久） PC PC PC PC

  4. Digital length control system D/A A/D mixer Output to suspensions Demodulated signal from PD Feedback filters • 特徴 • ユーザーインターフェースが非常に柔軟 • スクリプトにより干渉計パラメータの最適化が可能 • ノイズパフォーマンスも含めて、大型干渉計の複雑な多自由度制御に耐えうるシステム 2009/3/30 日本物理学会第64回年次大会, 宮川　治

  5. CLIO用デジタル制御システムの構築 8core, PCIe based PC with CentOS 5.2 ADC:32ch/枚 DAC:16ch/枚 Binary Output:32ch/枚 Anti Imaging filters Anti Alias filters timing Real time PC ADC/DAC 2009/3/30 日本物理学会第64回年次大会, 宮川　治 AdLIGO用に開発されているコンパクトなデジタル制御システムをCLIO専用に新たに構築

  6. Pictures Anti Imaging filters Anti Alias filters timing Real time PC ADC/DAC In Expansion Chasis Timing slave board 8core, PCIe based PC with CentOS 5.2 ADC:32ch/枚、$4K DAC:16ch/枚、$3.5K Binary Output:32ch/枚、$250 2009/3/30 日本物理学会第64回年次大会, 宮川　治 pic

  7. CLIO用デジタル制御システムの構築 Anti Imaging filters 8ch/board Expansion Chasis ADC 32ch/枚 DAC 16ch/枚 To Real time PC 2009/3/30 日本物理学会第64回年次大会, 宮川　治 test

  8. CLIO Digital Front-End ④ ③ ① ② ① ② ④

  9. CLIO digital block diagram: 1st stage Operation PC GPS General linux for operation, monitor LSC 6ch timing master IOO 4ch timing slave Expansion chassis whitening filter timing card 16kHz 32ch ADCx1 16kHz 16ch DACx1 I/O Bx1 Real time front end timing card AA filter PEM 4ch Real time PC AI filter dewhitening filter coil driver 4ch 2009/9/10 日本物理学会秋期大会, 宮川　治

More Related