Univerzitet u Niu
This presentation is the property of its rightful owner.
Sponsored Links
1 / 44

Univerzitet u Ni u Elektronski fakultet Katedra za Elektroniku Goran S. Jovanovic Linearizacija naponski kontrolisane PowerPoint PPT Presentation


  • 80 Views
  • Uploaded on
  • Presentation posted in: General

Download Presentation

Univerzitet u Ni u Elektronski fakultet Katedra za Elektroniku Goran S. Jovanovic Linearizacija naponski kontrolisane

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Univerzitet u Niu

Elektronski fakultet

Katedra za Elektroniku

Goran S. Jovanovi

Linearizacija naponski kontrolisane

linije za kanjenje za primenu u DLL

Doktorska disertacija

Ni, 2006.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

standardni elementi i linije za kanjenje

arhitektura i osobine DLL kola, poreenje sa PLL

linearizovani analogni elemenati za kanjenje, tri reenja

aplikacije sa elementima za kanjenje i DLL kolom


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

irok opseg regulacije

linearna karakteristika regulacije

mala potronja

diskretna karakteristika

gruba regulacija

vii nivo ditera

kontinualna i

fina regulacija

jednostavna realizacija

otporni na smetnje

uzak opseg regulacije

nelinearna regulacija

vea potronja

irok opseg regulacije,

fina regulacija

sloena realizacija

komplikovano upravljanje

vea potronja


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Digitalno kontrolisane linije su realizovane kao niz od elementa sa fiksnim kanjenjem.

Broj elemenata kroz koje prolazi signal odreuje vrednost kanjenja


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Upravljanje digitalnom linijom:

multiplekserom,

pomerakim registrom i

CMOS preklopnikom


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Jednostavna kola sa strukturom invertora ili bafera.

Kontrolni napon utie na:

poloaj radne take,

vrednost impedanse u kritinoj taki


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Sastavljen je od:

dva invertorska stepena

bias kola

Tranzistori M3 i M4 iz prvog invertora ograniavaju struju punjenja i pranjenja parazitne kapacitivnosti na izlazu.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Sastavljen je od:

invertorskog stepena

promenljivog kapacitivnog optereenja

Invertor sa kapacitivnom izlaznom impedansom (tranzistori M4 i M8)

Nije potrebno bias kolo.

Kontrolni napon Vctrl se dovodi na gejtove tranzistora M3 i M7 koji rade u linearnom reimu (kao otpornici) i odreuju vrednost izlazne impedanse


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

struktura lea

dobra otpornost na smetnje i usklaenost kanjenja prednje i zadnje ivice

Oba elementa rade na principu ograniavanja struje, a koriste parazitne kapacitivnosti za dobijanje vremenske konstante

veoma fina regulacija kanjenja i odlina otpornost na smetnje

sloena realizacija, velika potronja, mali nivo izlaznog signala


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Prednosti su na strani strujno oslabljenog elementa:

najiri opseg regulacije,

najjednostavnija realizacija,

najmanja potronja


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

DLL kolo bazira svoj rad na elementima i linijama za kanjenje.

Obezbeuje da takt signal na izlazu dobije kontrolisanu vrednost kanjenje koja omoguava da se sinhronizuje sa referentnim taktom.

Zavisno od principa rada DLL kola se klasifikuju kao

analogna

digitalna

hibridna (sa dvostrukom petljom)

Faze referentnog i izlaznog signala se porede i ako postoji neusklaenost, negativna reakcija u petlji, koriguje vrednost kanjenja.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

VREMENSKI ODZIV


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

irok opseg regulacije

fina regulacija

sloena realizacija

komplikovano upravljanje

vea potronja


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

sistem prvog reda,

apsolutno stabilan


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

sistem drugog reda,

potencijalno nestabilan


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • Predloena su tri reenja za analogne naponski kontrolisane linije sa linearnom regulacijom kanjenja u funkciji od kontrolnog napona:

    • sa kontrolom napona praga

    • strujno oslabljeni element sa simetrinim optereenjem

    • strujno oslabljeni elementsa nelinearnim bias kolom

  • Predloena reenja se razlikuju po

    • nainu realizacije i

    • pogodna sa za razliite opsegu regulacije kanjenja


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • Kanjenje je odreeno sa:

    • strujom punjenja/pranjenja

    • izlaznom impedansom (kapacitivnost)

    • naponom praga (histerezisom)

t=tdLH= tdHL

DV=VH+-V-= V+-VH-

I1=I2=I


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • Kanjenje je srazmerno:

    • izlaznoj kapacitivnosti i

    • naponu praga (histerezisu)

  • a obrnuto srazmerno

    • struji punjenja/pranjenja izlazne kapacitivnosti

naponska regulacija izlazne kapacitivnosti ne moe da se izvede na pogodan i linearan nain


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • Sastavljena je od blokova:

    • integrator (IN)

    • generator napona praga (GH)

    • komparatora (K)

napon praga VH ima razliite vrednosti za rastuu i opadajuu ivicu takta, da ne bi dolo do promene irine impulsa.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

generator histerezis napona sa regulacionom karakteristikom

kompletna ema linije za kanjenje sa regulacijom napona


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

zavisnost kanjenja od kontrolnog napona

greka linearnosti u karakteristici kanjenje od kontrolnog napona


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Modifikacija je izvrena dodavanjem tranzistora M5 i M6 koji predstavljaju simetrina optereenja.

Simetrinih optereenja poveavaju struju punjenja/pranjenja izlazne kapacitivnost i menjaju oblik regulacione karakteristike.

Struja vie nije konstantna i zavisi od trenutne vrednosti izlaznog napona.

Ovo daje efekat negativne reakcije koja utie na linearizaciju regulacione karakteristike.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

greka linearnosti u karakteristici kanjenje od kontrolnog napona

zavisnost kanjenja od kontrolnog napona


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Bias kolo kontrolie struju Icp punjenja/pranjenja izlazne Cload kapacitivnosti.

U standardnim reenjima struja Icp na linearan nain zavisi od kontrolnog napona Vctrl.

Povezivanje BIAS kola i strujno oslabljenog elementa za kanjenje

Kanjenje je odreeno jednainom:


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Nelinearno bias kolo koristi kvadratnu karakteristiku MOS tranzistora u zasienju.

Projektovano je da obezbedi recipronu vrednost izmeu struje i kontrolnog napona.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Simulacija BIAS kola i strujno oslabljenog elementa za kanjenje

Simulacija BIAS kola


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

etvoro-stepena linija za kanjenje sa nelinearnim bias kolom

Arhitektura DLL kola sa dve strujne pumpe.

Obezbeuje diferencijalni kontrolni napon.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Simulacija DLL kola sa dve strujne pumpe

i

nelinearnim bias kolom


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • Praktina primena DLL kola obuhvata iroku oblast, poevi od svuda prisutnih komercijalnih ureaja do visoko profesionalnih primena:

    • brze RAM memorije,

    • serijski USB2 i IEEE 1394 interfejsi

    • FPGA ipovi,

    • telekomunikacije,

    • kolima za praenje PN koda

    • sistemimi sa proirenim spektrom,

    • merna i procesna oprema...

  • Predloene se nove aplikacije i poboljanja postojeih:

    • vie-frekvencijska i vie-fazna sinteza takta sa DLL kolom

    • konvertor vremena u digitalnu vrednost visoke rezolucije

    • adaptivnu petlja za kontrolu irine impulsa


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Najznaajnija primena DLL je ostvarivanja korektne sprege u prenosu podataka izmeu dva sinhrona digitalna bloka.

Zadatak je sinteza i distribucija taktnih impulsa, eliminacija problema koenja-takta i ditera.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Umnoava frekvencije baziran na DLL kolu koristi lanac naponski kontrolisanih elemenata za kanjenje to predstavlja bitnu prednost u odnosu na standardno reenje umnoavaa frekvencije sa PLL kolom koje koristi naponski kontrolisani ring oscilator.

  • Ilustracija oblika nagomilavanja ditera u PLL i DLL kolu za umnoavanje frekvencije


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Koncept tehnike Vernier (nonius) kanjenja usvaja da je vremenska rezolucija definisana kao razlika izmeu vrednosti dva kanjenja.

Start signal se prostire se kroz gornju (sporiju) liniju za kanjenje (td1). Stop signal se prostire kroz donju (bru) liniju za kanjenje (td2).

Rezoluciju merenja (nekoliko desetina piko sekundi) se moe ostvariti ako je razlika u kanjenju izmeu elemenata gornje i donje linije dovoljno mala.

irina opsega merenja je jednaka trajanju jedne periode referentnog takta (obino do 10ns).


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • Strujno oslabljeni element za kanjenje sa simetrinim optereenjem je pogodan za ovu aplikaciju jer:

    • je ima veoma finu regulaciju kanjenja (u uskom opsegu vrednosti) i

    • ima linearnu regulacionu karakteristiku,


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Modifikovana tehnika Vernier kanjenja

DLL u povratnoj petlji Vernier konvertora


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Talasni oblici Si i Ci odgovaraju start i stop impulsima na izlazima odgovarajuih elemenata za kanjenje, respektivno.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

Princip rada korektora irine impulsa je zasnovan na kolu koje daje razliitu vrednost kanjenja prednjoj i zadnjoj ivici signala.

  • Kolo sa slike (c) ima najiri opseg regulacije.

  • Kola (a), (b) i (d) utiu ili samo na irenje ili samo na suavanje impulsa.


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • (a) Elektrina ema

  • (b) Ekvivalentna ema

  • Odnos impuls-perioda u zavisnosti od kontrolnog napona

    • Vctrl


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • Spice simulacija za razliite vrednosti kontrolnog napona

  • Vctrl


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • Simetrian odnos impuls/pauza je poremeen kada:

    • signal proe kroz dugaak niz bafera,

    • bafer je kapacitivno optereenje,

    • nebalansiranost N i P kanalnih tranzistora,

    • variacije tehnologije pri fabrikaciji kola,

    • temperatura i napon napajanja se promene...

ema petlje za kontrolu irine impulsa

Talasni oblici napona kod petlje za kontrolu irine impulsa dobijeni Spice simulacijom


Univerzitet u ni u elektronski fakultet katedra za elektroniku goran s jovanovic linearizacija naponski kontrolisane

  • U disertaciju su opisana

    • Tri nova reenja za linearne analogne elemente (i linije) za kanjenje:

    • sa kontrolom napona praga,

    • sa simetrinim optereenjem,

    • sa nelinearnim bias kolom,

    • I predloene nove i modifikovane postojee aplikacije:

    • vie-frekvencijska i vie-fazna sinteza takta sa DLL kolom

      • konvertor vremena u digitalnu vrednost

      • adaptivnu petlja za kontrolu irine impulsa

Za sva predloena reenja je dat opis i odgovarajui analitiki model. Konana verifikacija je uraena u obliku HSpice simulacije uz korienje realnih modela, nivo (level) 47, i pravila projektovanja za 1.2 mm CMOS tehnologiju.

Primenjeni modeli, i pravila projektovanja su za tehnologiju firme

South Africa Microelectronics (SAMES).

Inenjeri SAMES-a su imali potpuni uvid u sve to je raeno u toku izrade ove disertacije i dali su mi veliki broj korisnih saveta na kojima sam veoma zahvalan.


  • Login