Logi ko projektovanje
This presentation is the property of its rightful owner.
Sponsored Links
1 / 99

Logi čko projektovanje PowerPoint PPT Presentation


  • 245 Views
  • Uploaded on
  • Presentation posted in: General

Logi čko projektovanje. Bulova algebra Digitalna logička kola Minimizacija Bulovih funkcija Tehnološko mapiranje. Bulova algebra. Algebarska struktura : (B= {0,1}, +, ·), + - logi čko ILI (OR) , · - logičko I (AND) Aksioma 1 ( Z atvorenosti) Aksioma 2 (Jedinični element) x+0=0+x=x

Download Presentation

Logi čko projektovanje

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Logi ko projektovanje

Logičko projektovanje

Bulova algebra

Digitalna logička kola

Minimizacija Bulovih funkcija

Tehnološko mapiranje


Bulova algebra

Bulova algebra

Algebarska struktura: (B={0,1}, +, ·), + - logičko ILI (OR), · - logičko I (AND)

  • Aksioma 1 (Zatvorenosti)

  • Aksioma 2 (Jedinični element)

    x+0=0+x=x

    x·1=1·x=x

  • Aksioma 3 (Komutativnost)

    x+y=y+x

    x·y=y·x

  • Aksioma 4 (Distributivnosti)

    x·(y+z)=x·y+x·z

    x+y·z=(x+y) ·(x+z)

  • Aksioma 5 (Komplementarni element)

    x+x’=1

    x·x'=0

  • Aksioma 6 (Kardinalnost)

Arhitektura mikrosistema


Operatori bulove algebre

Operatori Bulove algebre

Bulova algebra: (B={0,1}, AND, OR, NOT) – praktična definicija

Arhitektura mikrosistema


Teoreme bulove algebre

Teoreme Bulove algebre

Arhitektura mikrosistema


Asocijativnost komutativnost

Asocijativnost + komutativnost

  • U logičkoj sumi ili proizvodu proizvoljnog broja promenljivih redosled promenljivih i raspored zagrada nije od značaja

Arhitektura mikrosistema


Apsorpcija sa imanje

Apsorpcija + sažimanje

  • Osnova za pojednostavljenje (minimizaciju) prekidačih funkcija

  • Apsorpcija smanjuje broj literala za 2

    • yx + x =x

    • (y+x)x=x

  • Sažimanje smanjuje broj literala za 3

    • x · y + x · y’ = x

    • (x + y) · (x + y’) = x

Arhitektura mikrosistema


Demorganova teorema

DeMorganova teorema

  • (x + y)’ = x’ · y’

  • (x · y)’ = x’ + y’

Arhitektura mikrosistema


Pozitivna i negativna logika

Pozitivna i negativna logika

Negativna logika:

LOW → 1

HIGH → 0

Pozitivna logika:

LOW → 0

HIGH → 1

Arhitektura mikrosistema


Princip dualnosti

(x · y) + x = x

(y + x) · x = x

x · 1 = x

x + 0 = x

Neka je E(x1,x2…xn) Bulov izraz, aEd(x1,x2…xn)

njegov dualni izraz. Tada važi:

E’(x1,x2…xn) = Ed(x1’,x2’…xn’)

Generalizovana De Morganova pravila:

(x1+x2+…+xn)’=x1’x2’…xn’

(x1x2…xn)= x1’+x2’+…+xn’

Princip dualnosti

Arhitektura mikrosistema


Bulove funkcije

Bulova funkcija: algebarski izraz sačinen od binarnih promenljivih, Bulovih operatora AND, OR i NOT, zagrada i znaka jednakosti

Tabela istinitosti:

Bulove funkcije

AND članovi

F1 = xy+xy’z+x’yz

OR član literali

Komplement funkcije:

- Primenom De Morganovih pravila:

F1’ = (xy+xy’z+x’yz)’

= (xy)’(xy’z)’(x’yz)’

= (x’+y’)(x’+y+z’)(x+y’+z’)

- Primenom principa dualnosti:

F1’ = (xy+xy’z+x’yz)’

= (x’+y’)(x’+y+z’)(x+y’+z’)

Arhitektura mikrosistema


Algebarske manipulacije

Algebarske manipulacije

Problem: Pokazati da su sledeća dva izraza ekvivalentna:

F1= xy+xy’z+x’yz (8 literala)

F1 = xy+xz+yz (6 literala)

Rešenje:

xy+xy’z+x’yz = xy+xyz+xy’z+x’yzapsorbcija

= xy+x(y+y’)z+x’yzdistributivnost

= xy+x1z+x’yzkomplement

= xy+xz+x’yzidentitet

= xy+xyz+xz+x’yzapsorpcija

= xy+xz+(x+x’)yzdistributivnost

= xy+xz+1yzkomplement

= xy+xz+yzidentitet

Broj AND i OR operatora jednak je broju literala umanjenom za 1.

Manji broj literala =>Manji broj AND i OR operatora => Manja hardverska složenost (cena)

Arhitektura mikrosistema


Kanonske forme mintermi i makstermi

Kanonske forme- mintermi i makstermi -

  • maksterm– Bulova funkcija koja ima vrednost 0 samo za jednu kombinaciju vrednosti promenljivih, a vrednost 0 za sve ostale kombinacije

  • Za funkciju od n promenljivih postoji 2n maksterma, Mi, i =0,...,2n-1.

  • Svaki maksterm se može predstaviti u obliku OR člana od n literala

  • Makstermiod tri promenljive:

  • minterm– Bulova funkcija koja ima vrednost 1 samo za jednu kombinaciju vrednosti promenljivih, a vrednost 0 za sve ostale kombinacije

  • Za funkciju od n promenljivih postoji 2n minterma, mi, i =0,...,2n-1.

  • Svaki minterm se može predstaviti u obliku AND člana od n literala

  • Mintermi od tri promenljive:

Arhitektura mikrosistema


Kanonske forme

Kanonske forme

F = m3+m5+m6+m7 = x’yz+xy’z+xyz’+xyz = ∑(3,5,6,7) - suma 1-minterma

F = M0M1M2M4 = (x+y+z)(x+y+z’)(x+y’+z)(x’+y+z) = ∏(0,1,2,4) - proizvod 0-maksterma

F’ = m0+m1+m2+m4 = x’y’z’+x’y’z+x’yz’+xy’z’ = ∑(0,1,2,4) - suma 0-minterma

F’ = M3M5M6M7 = (x+y’+z’)(x’+y+z’)(x’+y’+z)(x’+y’+z’) = ∏(3,5,6,7) - proizvod 1-maksterma

Arhitektura mikrosistema


Logi ko projektovanje

Kanonske forme

- proširenje -

  • Svaki Bulov izraz se može proširiti na oblik suma minterma ili proizvod maksterma

Transformisati izraz F=x+yz (3 literala) u oblik:

proizvodmaksterma

x+yz = (x+y)(x+z)

= (x+y+zz’)(x+yy’+z)

= (x+y+z)(x+y+z’)(x+y+z)(x+y’+z)

= (x+y+z)(x+y+z’)(x+y’+z)

= ∏(0,1,2) - 9 literala

suma minterma

x+yz = x(y+y’)(z+z’) + (x+x’)yz

= xyz+xyz’+xy’z+xy’z’+xyz+x’yz

= xyz+xyz’+xy’z+xy’z’+x’yz

= ∑(3,4,5,6,7) – 15 literala

∑(3,4,5,6,7) = ∏(0,1,2)

  • Kanonske forme su jedinstvene i lako se izvode, ali, obično, sadrže veći broj literala u odnosu na izraze nekog drugog oblika

Arhitektura mikrosistema


Standardne forme

Standardne forme

Proizvod-suma:

F1’=(x’+y’)(x+y’+z’)(x’+y+z’)

implikat – ORčlan od jednog ili više literala

Suma-proizvoda:

F1=xy+x’yz+xy’z

implikant – AND član od jednog ili više literala

  • Standardne forme nisu jedinstvene

  • Kanonaska forma -> standardna forma:

  • xyz+xyz’ = xy(z+z’) = xy

  • xyz+xyz’+xy’z+x’yz = (xyz+xyz’)+(xyz+xy’z)+(xyz+x’yz)

  • = xy(z+z’) + x(y+y’)z + (x+x’)yz

  • 1-mintermi= xy+xz+yz

  • primarni implikanti (dalja redukcija nije moguća)

  • Svaki primarni implikant obuhvata jedan ili više 1-minterma

  • Svaki 1-minterm je uključen u jedan ili više primarnih implikanata

  • Ako je 1-minterm sadržan samo u jednom primarnom implikantu, takav implikant se zove esencijalni primarni implikant

Arhitektura mikrosistema


Nestandardne forme

Nestandardne forme

  • Bulovi izrazi koji sadrže zagrade

  • Dobijaju se faktorizacijom kanonskih i standardnih formi

    xy+xy’z+xy’z = x(y+y’z+y’w)

    = x(y+y’(z+w)) – 5 literala

  • Omogućavaju dalju redukciju broja literala

  • Nisu jedinstvene

    F1 = xy+xz+yz

    = xy+(x+y)zvarijanta 1

    = x(y+z)+yzvarijanta 2

    = xz+y(x+y)varijanta 3

  • Veće kašnjenje (duže vreme izračunavanja): prvo se izračuna izraz u zagradi, a onda...

Arhitektura mikrosistema


Logi ke operacije

Logičke operacije

Arhitektura mikrosistema


Digitalna logi ka kola

Digitalna logička kola

  • Logičko kolo ili gejt - digitalno kolo koje obavlja jednu ili više standardnih Bulovih operacija.

  • Biblioteka gejtova - kolekcija logičkih kola koje koristimo za konstrukciju kombinacionih mreža.

  • Standardni gejtovi - gejtovi koji pripadaju biblioteci.

  • Bibiloteke gejtova sadrže manji broj gejtova koji se biraju u skladu sa sledećim kriterijumima:

    • Frekvencija korišćenja u tipičnom dizajnu, definisana kao sposobnost gejta da u kombinaciji sa drugim gejtovima iz biblioteke realizuje raznorodne Bulove funkcije.

    • Proširljivost operatora na više od dve promenljive. Preduslov za proširljivost operatora je posedovanje osobine komutativnosti i asocijativnosti.

    • Jednostavnost konstrukcije, koja se definiše brojem tranzistora potrebih za realizaciju gejta kao i vreme potrebno da se promena na ulazu gejta prenese na izlaz gejta.

Arhitektura mikrosistema


Osnovna logi ka biblioteka

Osnovna logička biblioteka

Arhitektura mikrosistema


Primer sinteza potpunog sabira a

Primer:Sinteza potpunog sabirača

Varijanta 2:

ci+1 = xiyici'+xiyici+xi'yici+xiyi'ci

= xiyi(ci'+ci)+ci(xi'yi+xiyi')

= xiyi+ci(xi yi)

Varijanta 1:

ci+1= (xiyi)+ci(xi+yi)

si = xi’yici+xi’yici+xiyi’ci’+xiyici

= (xi’yi+xiyi’)ci’+(xiyi)ci

= (xiyi)ci’+(xiyi)’ci

= (xiyi)ci

Arhitektura mikrosistema


Primer sinteza potpunog sabira a reali zacija pomo u nand gejtova

Primer:Sinteza potpunog sabirača(realizacija pomoću NAND gejtova)

ci+1 = xiyi+ci(xi+yi)

= ((xiyi)’(ci(xi+yi))’)’

si = (xiyi)ci’+(xiyi)ci

= (xiyi)'ci'+(xiyi)ci

= (xiyi)ci

gde je:

xiyi = xiyi+xi’yi’

= ((xiyi)'(xi'yi')')'

= ((xiyi)'(xi+yi))’

Arhitektura mikrosistema


Gejtovi sa vi e ulaza

Gejtovi sa više ulaza

Arhitektura mikrosistema


Primer realizacija potpunog sabira a pomo u vi e ulaznih gejtova

Primer:Realizacija potpunog sabirača pomoću više-ulaznih gejtova

ci+1= xiyi+cixi+ciyi

= ((xiyi)’(cixi)’(ciyi)’)’

si = xi’yici+xi’yici+xiyi’ci’+xiyici

= ((xi'yi'ci)'(xi'yici')'(xiyi'ci')'(xiyici)')'

Arhitektura mikrosistema


Vi e operatorski gejtovi kompleksni gejtovi

Više-operatorski gejtovi(kompleksni gejtovi)

Arhitektura mikrosistema


Primer realizacija potpunog sabira a pomo u vi e operatorskih gejtova

Primer:Realizacija potpunog sabirača pomoću više-operatorskih gejtova

ci+1= xiyi+cixi+ciyi

= ((xiyi)’(cixi)’(ciyi)’)’

= ((xi’+yi’)(ci’+xi’)(ci’+yi’))’

= ((xi’yi’+ci’xi’+ci’yi’)’

si = xi’yici+xi’yici+xiyi’ci’+xiyici

= ((xi'yi'ci+xi'yici)(xiyi'ci'+xiyici)')'

Arhitektura mikrosistema


Minimi zacija bulovih funkcija

Minimizacija Bulovih funkcija

  • Cilj: optimizacija cene i kašnjenja logičkih mreža.

  • Osobine logičke mreže direktno zavise od osobina algebarskog izraza (broj i tipovi operatora) na osnovu koga je mreža konstruisana =>

  • Neophodne su sistematske tehnike za transformaciju Bulovih izraza obilka standardne i nestandardne forme u oblik koji će garantovati optimalnu realizaciju.

  • Ne postoji univerezalna metoda za minimizaciju Bulovih funkcija, jer kriterijumi optimalnosti zavise od sastava raspoložive bibiloteke gejtova i osobina implementacione tehnologije.

Arhitektura mikrosistema


Bulove kocke

Bulove kocke

1-podkub

mintermi

yizi

2-kub

xiyi

xizi

Primarni implikant (PI) - podkub koji nije sadržan ni u jednom drugom podkubu

Esencijalni primarni implikant (EPI) je podkub koji sadrži 1-minterm koji nije sadržan ni u jednom drugom podkubu.

Arhitektura mikrosistema


Karnoove mape

Karnoove mape

  • Dvodimenzionalna forma Bulove kocke (n-kuba)

  • Ukazuju na susedstvo binarnih kombinacija što olakšava identifikaciju podkubova

Arhitektura mikrosistema


Karnoova mapa za dve promenljive

Karnoova mapa za dve promenljive

Arhitektura mikrosistema


Karnoova mapa za tri promenljive

Karnoova mapa za tri promenljive

Arhitektura mikrosistema


Karnoova mapa za etiri promenljive

Karnoova mapa za četiri promenljive

Arhitektura mikrosistema


Karnoova mapa za pet promenljivih

Karnoova mapa za pet promenljivih

Arhitektura mikrosistema


Minimizacija bulovih funkcija pomo u karnoovih mapa procedura

Minimizacija Bulovih funkcija pomoću Karnoovih mapa(procedura)

Korak Kreiranje minimalnog pokrivanja nije egzaktan.

Greedy algoritam: u listi primarnih implikanata pronalaze se implikanti koji pokrivaju najveći broj nepokrivenih 1-miterma i prebacuju u listu pokrivanja. Ako dva ili više implikanata pokrivaju isti broj nepokrivenih 1-minterma, na slučajan način, bira se jedan. Ova procedura se ponavlja sve dok svi mintermi ne postanu pokriveni.

Arhitektura mikrosistema


Minimizacija bulovih funkcija pomo u karnoovih mapa primer

Minimizacija Bulovih funkcija pomoću Karnoovih mapa(primer)

  • Korišćenjem Karnoove mape pojednostaviti Bulovu funkciju:

    F=w’y’z’+wz+xyz+w’y

Oba rešenja sadrže isti broj operatora

Arhitektura mikrosistema


Minimizacija bulovih funkcija pomo u karnoovih mapa primer neoptimalnosti procedure

Minimizacija Bulovih funkcija pomoću Karnoovih mapa(primer neoptimalnosti procedure)

Minimizovati Bulovu funkciju: F=w’x’yz’+w’xy+wxz+wx’y’+w’x’y’z’

Primarni implikanti imaju istu veličinu => sadržaj liste pokrivanja zavisi od slučajnog redosleda izbora primarnih implikanata

Arhitektura mikrosistema


Minimizacija nepotpuno definisanih funkcija primer

Minimizacija nepotpuno definisanih funkcija(primer)

Problem: Izvesti Bulov izraz za funkciju koja određuje komplement najveće cifre BCD cifre.

Funkcije y3, y2, y1 i y0 nisu definisane za sve kombinacije ulaznih promenljivih x3, x2, x1 i x0 koje nisu navedene u tabeli istinitosti.

Arhitektura mikrosistema


Minimizacija nepotpuno definisanih funkcija re enje

Minimizacija nepotpuno definisanih funkcija(rešenje)

Arhitektura mikrosistema


Vlsi tehnologija

VLSI tehnologija

  • Nivoi integracije:

    • Nizak nivo integracije (SSI – Small Scale Integration) - do 10 nezavisnih gejtova

    • Srednji nivo integracije (MSI - Medium-Scale Integration) 10 do 100 gejtova: registri, brojači i sabirači.

    • Visoki nivo integracije (LSI - Large-Scale Integration) između 100 i nekoliko stotina gejtova: kontroleri, memorijski čipovi manjeg kapaciteta i programabilne logičke komponente.

    • Veoma visok nivo integracije (VLSI – Very-large-scale Integration) više stotina hiljada gejtova: memorije velikog kapaciteta, mikroprocesori, mikroračunari na čipu i različiti hardverski akceleratori.

      • Custom - kola potpuno po narudžbi

      • Semi-custom – kola po narudžbi

      • Programabilna kola

Arhitektura mikrosistema


Standardna digitalna integrisana kola

Standardna digitalna integrisana kola

  • IC fiksne funkcije koja se proizvode u masovnim serijama za nepoznatog kupca

  • Standardizovana funkcija i pakovanje

    • komponente sa istom oznakom, proizvedene od strane različitih proizvođača poseduju identično pakovanje, raspored pinova, logičku funkciju i približne električne karakteristike.

  • Serije i familije:

    • Serija 7400. Familije: 74LS (TTL), 74HC (CMOS), 74HCT (BiCMOS), ...

    • Serija 4000 (CMOS)

Arhitektura mikrosistema


Standardna digitalna ic serija 7400

Standardna digitalna IC (serija 7400)

  • IC niskog i srednjeg nivoa integracije (do 100 logičkih kola u jednom čipu)

  • Više od 100 tipova kola: osnovna logička kola, digitalna kola složenije funkcije (npr. 4-bitni brojač, dekoder 3-u-8, 4-bitni komparator, 8-bitni sabirač)

Arhitektura mikrosistema


Standardna digitalna ic realizacija slo enijih funkcija

Standardna digitalna IC (realizacija složenijih funkcija)

  • f = x1x2 + x2`x3

Arhitektura mikrosistema


Klasifikacija ic prema nivou integracije

Klasifikacija IC prema nivou integracije

  • Klasična podela

    • SSI (Small-Scale Integration), IC niskog nivoa integracije. Do 10 logičkih kola.

    • MSI (Medium-Scale Integration), IC srednjeg nivoa integracije. Od 10 do 100 logičkih kola.

    • LSI (Large-Scale Integration), IC velikog nivoa integracije. 100 - 1000 logičkih kola.

    • VLSI (Very Large Scale Integration), IC veoma velikog nivoa integracije. Više od 100.000 logičkih kola.

Arhitektura mikrosistema


Savremena digitalna ic

Savremena digitalna IC

  • Savremena IC su VLSI. Stariji tipovi čipova koriste se retko ili samo kao rezervni delovi za starije uređaje.

  • Koncept ˝sistem na ploči˝ zamenjen je konceptom ˝sistem na čipu˝.

Arhitektura mikrosistema


Programabilne logi ke komponente

Programabilne logičke komponente

  • PLD (Programmable Logic Device)

  • Digitalna IC ˝opšte namene˝.

  • Sadrže mnoštvo nepovezanih logičkih kola, metalnih veza i prekidača.

  • Programiranjem prekidača ostvaruje se željeno povezivanje logičkih kola i tako realizuje data funkcija.

  • Reprogramiranje – jednom programirano PLD kolo se može programirati novom funkcijom.

Arhitektura mikrosistema


Logi ko projektovanje

PLA

  • Bolova algebra: Svaka logička funkcija se može predstaviti u vidu zbira logičkih proizvoda. Npr.

    f1 = x1’x2x3’ + x2x4’ + x1x4

  • PLA: dve programabilne mreže:

    • AND – realizuje logičke proizvode

    • OR – sumira logičke proizvode

Arhitektura mikrosistema


Pla unutra nja struktura

PLA (unutrašnja struktura)

  • f1= x1x2 + x1x3` + x1`x2`x3.

  • f2 = x1x2 + x1`x2`x3 + x1x3

Simbolički prikaz

Arhitektura mikrosistema


Logi ko projektovanje

PAL

  • AND mreža programabilna, OR mreža fiksna

f1 = x1x2x3` + x1`x2x3

f2 = x1`x2` + x1x2x3

Arhitektura mikrosistema


Pal 16l8 kombinacioni izlazi

PAL 16L8 (kombinacioni izlazi)

Arhitektura mikrosistema


Pal 16r8 registarski izlazi

PAL 16R8 (registarski izlazi)

Arhitektura mikrosistema


Logi ko projektovanje

ROM

  • AND mreža fiksna, OR mreža programabilna

  • AND matrica ima funkciju binaranog dekodera n/2n (generator minterma)

  • Mogućnost realizacije proizvoljen funkcije n promenljvih

Arhitektura mikrosistema


Programiranje spld kola

Programiranje SPLD kola

Arhitektura mikrosistema


Logi ko projektovanje

CPLD

  • Sadrži više logičkih blokova (PAL ili PLA strukture) međusobno povezanih programabilnom prekidačkom matricom.

  • U/I blokovi za spregu sa pinovima kola.

Arhitektura mikrosistema


Cpld strukturni detalji

CPLD (strukturni detalji)

Arhitektura mikrosistema


Programiranje cpld kola

Programiranje CPLD kola

  • ISP (In-System-Programming) - mogućnost programiranja čipa ˝u sistemu˝.

Arhitektura mikrosistema


Cpld altera max 7000 arhitektura

CPLD (Altera Max 7000 - arhitektura)

Arhitektura mikrosistema


Logi ki kapacitet

Logički kapacitet

  • Mera složenosti (veličine) digitalnog sistema.

  • Izražava se brojem ekvivalentnih gejtova

    • procenjeni broj jednostavnih logičkih kola (najčešće dvoulaznih NI kola) potrebnih za realizaciju funkcije sistema.

  • Tipično SPLD kolo = 160 ekvivalentnih gejtova.

  • Veće CPLD komponete (1000 makroćelija) = oko 20.000 ekvivalentnih gejtova.

  • Sistemi složenosti 20.000 gejtova smatraju se srednje složenim sistemima.

Arhitektura mikrosistema


Logi ko projektovanje

FPGA

  • PLD kola najvećeg logičkog kapaciteta (od 10K do 1M ekvivalentnih gejtva)

  • Zasnovani na logičkim blokovima (a ne na prekidačkim mrežama)

  • Dodatno sadrže ugrađenu RAM memoriju i specijalizovane module, kao što su množači, komunikacioni kontroleri i sl.

  • Omogućavaju realizaciju sistema na čipu (zasnovanih na mikroprocesoru)

Arhitektura mikrosistema


Fpga logi ki blok

FPGA (logički blok)

  • Logički blok:

    • LUT - univerzalni logički blok sa malim brojem ulaza (n = 4-6) i jednim izlazom.

    • Realizuje se kao RAM 2nx1. Sadržaj RAM-a definiše logičku funkciju.

Dvoulazni LUT – može da realizuje proizvoljnu funkciju dve promenljive

Arhitektura mikrosistema


Fpga lut realizacija funkcije

FPGA (LUT – realizacija funkcije)

Arhitektura mikrosistema


Fpga logi ki blok1

FPGA (logički blok)

  • Logički blok = LUT + flip-flop

Arhitektura mikrosistema


Fpga realizacija slo enijih funkcija

FPGA (realizacija složenijih funkcija)

f = f1 + f2 = x1x2 + x2’x3.

Arhitektura mikrosistema


Fpga tehnolgija programiranja

FPGA (tehnolgija programiranja)

  • SRAM tehnologija:

    • LUT – Statički RAM (SRAM) blok

    • Prekidač - kombinacija pass tranzistora i SRAM memorijske ćelije

  • Sve SRAM ćelije sadržane u FPGA su redno povezane u pomerački registar.

  • Programiranje - serijski upis (bit-po-bit) niza konfiguracionih bita u niz SRAM ćelija

  • Isključenje napajanja => gubitak konfiguracije.

    • Neophodnost konfigurisanja nakon uključenja napajanja

    • Mogućnost dinamičke rekonfiguracije.

Arhitektura mikrosistema


Fpga logi ki blok xilinx xc 4000

FPGA (logički blok Xilinx XC 4000)

Arhitektura mikrosistema


K lasifikacija ic prema stilu projektovanja

Klasifikacija IC prema stilu projektovanja

IC projektovana za datu primenu

Arhitektura mikrosistema


Ic po narud bi

IC “po narudžbi”

PLD stil projektovanja

IC ˝po narudžbi˝

Arhitektura mikrosistema


Ic po narud bi klasifikacija

IC “po narudžbi” (klasifikacija)

  • Metodologije projektovanja IC ˝po narudžbi˝:

    • IC ˝potpuno po narudžbi˝

    • Standardne ćelije

    • Gejtovska polja

Arhitektura mikrosistema


Ic potpuno po narud bi

IC ˝potpuno po narudžbi˝

  • Eng. full-custom

  • IC se projektuje ˝iz početka˝ za konkretnu promenu

  • Projektant bira veličinu čipa, broj i raspored tranzistora i metalnih veza

  • Rezultat projektovanja: layout – definiše tačne pozicije tranzistora i metalnih veza na čipu

  • Prednosti:

    • Mogućnost optimizacije površine i performansi

    • Niska cena po komadu fabrikovanih IC

  • Nedostaci:

    • Veliki utrošak projektantskog vremena

    • Visoki jednokratni troškovi pripreme proizvodnje

  • Primena:

    • IC visokih performansi

    • IC za masovnu proizvodnju (amortizacija troškova pripreme proizvodnje)

    • Mikroprocesori i memorijska IC

Arhitektura mikrosistema


Standardne elije 1 5

Standardne ćelije (1/5)

  • Unapred projektovani (full-custom) moduli, jednostavne fukcije (AND, OR, flip-flop, ...), koji se koriste za konstrukciju složenijih struktura na čipu.

  • Dostupne projektantu u vidu biblioteke standardnih ćelija

  • Sve standardne ćelije iz iste biblioteke imaju istu visinu, a razlikuju se po širini.

Arhitektura mikrosistema


Standardne elije 2 5

Standardne ćelije (2/5)

  • Standardne ćelije se pakuju u horizontalne redove, a povezuju vezama koje se smeštaju u kanale između redova.

  • Horizontalne i vertikalne metalne veze se izvode na dva ili više nivoa koji su postavljeni iznad standardnih ćelija.

Arhitektura mikrosistema


Standardne elije 3 5

Standardne ćelije (3/5)

  • Realizacija potputnog sabirača (tri reda sa po četiri standardne ćelije)

Arhitektura mikrosistema


Standardne elije 4 5

Standardne ćelije (4/5)

  • Osim biblioteke bazičnih standardnih ćelija na raspolaganju su i ćelije složenije funkcije (sabirači, komparatori, registari, ...) realizovane pomoću bazičnih ćelija:

    • Makro-ćelije (hard-makroi). Layout ćelije je fiksiran.

    • Makro-funkcije. Layout nije fiksiran.

Arhitektura mikrosistema


Standardne elije 5 5

Standardne ćelije (5/5)

  • Prednosti:

    • Skraćeno vreme projektovanja (projektovanje na nivou logičkih kola, a ne na nivou tranzistora)

    • Projektant ne projektuje layout ćelija, već definiše raspored ćelija i metalnih veza. (automatizovana procedura)

  • Nedostaci:

    • Niži nivo korisnog iskorišćenja površine čipa u odnosu na full-custom.

    • Neophodno kreiranje svih maski kao i kod full-custom

Arhitektura mikrosistema


Gejtovska polja 1 3

Gejtovska polja (1/3)

  • Polu-fabrikovana IC:

    • Veliki broj identičnih, nepovezanih gejtova (tipično NI ili NILI kola) raspoređenih na silicijumskoj pločici u vidu regularne dvodimenzione matrice

  • Naknadnom doradom, kreiranje metalnih veza, gejtovi se povezuju na način koji diktira konkretna primena

Arhitektura mikrosistema


Gejtovska polja 2 3

Gejtovska polja (2/3)

  • Logičke funkcije se moraju transformisati oblik prilagođen realizaciji pomoću raspoloživog tipa logičkog kola. Npr.

    ci+1 = xiyi+yici+xici

    = ((xiyi)’(yici)’(xici)’)’

Realizacija potpunog sabriača u gejtovskom polju

Arhitektura mikrosistema


Gejtovska polja 3 3

Gejtovska polja (3/3)

  • Prednosti:

    • Niži troškovi pripreme proizvodnje. Kreiraju se samo maske za povezivanje.

    • Niža cena gotovih IC. (amortizovana masovnom proizvodnjom polufabrikovanih, identičnih pločica gejtovskih polja).

  • Nedostaci:

    • Nizak nivo iskorišćenja površine silicijuma (broj korisnih gejtova 4-10 puta manji u odnosu na full-custom).

    • Zbog ograničenja u povezivanju nije uvek moguće iskoristiti sve raspoložive gejtove iz polja (iskorišćenje 70-90%).

Arhitektura mikrosistema


Realizacija potpunog sabira a u tehnologiji gejtovskih polja

Realizacija potpunog sabirača u tehnologiji gejtovskih polja

Tehnološko mapiranje:

ci+1= xiyi+yici+xici

= ((xiyi)’(yici)’(xici)’)’

si = xi’yici+xi’yici+xiyi’ci’+xiyici

=(xi’yici+xi’yici+xiyi’ci’)+xiyici

=((xi’yici+xi’yici+xiyi’ci’)’(xiyici)’)’

=((((xi’yici)’(xi’yici)’(xiyi’ci’)’)’)’(xiyici)’)’

Arhitektura mikrosistema


Tehnolo ko mapiranje za gejtovska polja

Tehnološko mapiranje za gejtovska polja

  • Projektovanje na bazi gejtovskih polja zahteva transformaciju izraza ili logičkih šema koje sadrže AND, OR i NOT gejtove u oblik koji sadrži isključivo m-ulazne (najčešće 3-ulazne) NAND (NOR) gejtove.

  • Pravila za konverziju:

    • Pravilo 1: xy = ((xy)’)’

    • Pravilo 2: x+y = ((x+y)’)’ = (x’y’)’

    • Pravilo 3: xy = ((xy)’)’ = (x’+y’)’

    • Pravilo 4: x+y = ((x+y)’)’

pravilo za optimizaciju

Primenom pravila 1 i 2 (3 i 4) svako AND i OR kolo zameniti NAND (NOR) kolom, a zatim, svuda gde je to moguće, eliminisati duple invertore.

Arhitektura mikrosistema


Konverzija formi tipa suma proizvoda i proizvod suma u nand i nor mre e

Konverzija formi tipa "suma proizvoda" i "proizvod suma" u NAND i NOR mreže

Arhitektura mikrosistema


Primer konverzije u nand nor mre u

Primer konverzije u NAND (NOR) mrežu

  • Projektovati NAND i NOR logičke mreže za funkciju carry (ci+1) potpunog sabirača.

3(a). AND-OR mreža:

3(b). OR-AND mreža:

1. Karnoova mapa:

2. Analitički izrazi u obliku sume proizvoda (proizvod suma):

4(a). Konverzija u NAND mrežu (pravila 1 i 2):

4(a). Konverzija u NOR mrežu (pravila 3 i 4):

Arhitektura mikrosistema


Dekompozicija and or lanova

Dekompozicija AND (OR) članova

  • Transformacija n-ulaznog AND (OR) kolau stablo m-ulaznih AND (OR) gejtova, gde je m<n:

    • Stablo ima nivoa sa ukupno m-ulaznih gejtova.

    • Prvi nivo sadrži gejta

    • Izlazi gejtova sa prvog nivoa zajedno sa preostalih ulaza čine ulaze u drugi nivo.

    • Prethodna procedura se ponavlja za svaki nivo.

Arhitektura mikrosistema


Dekompozicija and lana primer

Dekompozicija AND člana(primer)

  • Razložiti AND član od 10 promenljivih na stablo tro-ulaznih AND gejtova

Rešenje 2:

Rešenje 1:

Rešenja 1 i 2 imaju istu cenu, ali se razlikuju po progacionom kašnjenju od nekih ulaza do izlaza.

Arhitektura mikrosistema


Tehnolo ko mapiranje za gejtovska polja primer

Tehnološko mapiranje za gejtovska polja(primer)

  • Realizovati funkciju sum (si) potpunog sabirača pomoću tro-ulaznih NAND gejtova.

2. Izraz suma proizvoda:

si = xi’yici+xi’yici+xiyi’ci’+xiyici

1. Karnoova mapa:

4. Dekompozicija OR gejta:

3. AND-OR mreža:

Problem!

Arhitektura mikrosistema


Tehnolo ko mapiranje za gejtovska polja primer nastavak

Tehnološko mapiranje za gejtovska polja(primer - nastavak)

5. Konverzija:

6. Optimizacija:

Kao posledica dekompozicije većih AND i OR gejtova, u NAND (NOR) mreži se javljaju stabla gejtova, zbog čega različite putanje kroz mrežu mogu imati različita kašnjenja.

Arhitektura mikrosistema


Retiming

Retiming

  • Retiming - optimizacija performansi (kašnjenja) logičke mreže.

  • Obavlja se nakon dekompozicije, konverzije i eliminacije invertora, onda kada se precizno mogu izračunati različita kašnjenja kroz logičku mrežu.

  • Koristi osobinu stabla gejtova da različite putanje kroz stablo imaju različita kašnjenja:

    • Putanjama kroz stablo koje imaju najkraće kašnjenje dodeljuju se signali koji imaju najveće kašenjenje kroz celokupnu logičku mrežu

  • Nakon retiming-a, često je potrebno jednom ili više puta, ponoviti konverziju i eliminaciju duplih gejtova.

Arhitektura mikrosistema


Retiming primer

Retiming(primer)

Polazna AND-OR mreža:

Dekompozicija:

Konverzija:

Kritična putanja – 8.2ns

Arhitektura mikrosistema


Retiming primer nastavak

Retiming(primer - nastavak)

Polazna dekompozicija:

0 D

1 D

1 D

2 D

2 D

4 D

OR stablo

Konverzija:

Retiming:

0 D

1 D

2 D

3 D

2 D

1 D

OR stablo

Kritična putanja – 6.4ns

Arhitektura mikrosistema


Tehnolo ko mapiranje za gejtovska polja op ta procedura

Tehnološko mapiranje za gejtovska polja(opšta procedura)

Arhitektura mikrosistema


Tehnolo ko mapiranje za custom biblioteke primer

Tehnološko mapiranje za custom biblioteke(primer)

  • Problem: Transformisati izraz w’z’+z(w+y) u logičku mrežu, korišćenjem gejtova iz biblioteke definisane tabelama 2.10 i 2.11 (slajdovi 18 i 20).

Arhitektura mikrosistema


Tehnolo ko mapiranje za custom biblioteke op ta procedura

Tehnološko mapiranje za custom biblioteke(opšta procedura)

Na raspolaganju je veći broj različitih gejtova, kako osnovnih tako i kompleksnih => Složen kombinatorni problem

Kompromis cena-performanse: najpre se minimizuje cena (konverzija u NAND mrežu), a zatim se minimizuje kašnjenje, pokrivanjem gejtova sa kritične putanje preostalim standardnim i kompleksnim gejtovima.

Arhitektura mikrosistema


Pitanja i zadaci

Pitanja i zadaci

Arhitektura mikrosistema


Pitanja i zadaci1

Pitanja i zadaci

Arhitektura mikrosistema


Pitanja i zadaci2

Pitanja i zadaci

Arhitektura mikrosistema


Pitanja i zadaci3

Pitanja i zadaci

Arhitektura mikrosistema


Zadatak

Zadatak

Arhitektura mikrosistema


Re enje

Rešenje

Arhitektura mikrosistema


Konverzija u nand mre u

Konverzija u NAND mrežu

Arhitektura mikrosistema


Eliminacija invertora

Eliminacija invertora

Arhitektura mikrosistema


Uvo enje kompleksnih gejtova

Uvođenje kompleksnih gejtova

Arhitektura mikrosistema


Uvo enje kompleksnih gejtova1

Uvođenje kompleksnih gejtova

Arhitektura mikrosistema


  • Login