Mcs 51
This presentation is the property of its rightful owner.
Sponsored Links
1 / 51

第二章、 MCS-51 单片机硬件结构 PowerPoint PPT Presentation


  • 48 Views
  • Uploaded on
  • Presentation posted in: General

第二章、 MCS-51 单片机硬件结构. 本章内容. 1. MCS-51 单片机结构和原理 2. 并行输入 / 输出口电路结构 3. 时钟电路与复位电路 4. 单片机的工作过程 5.ATMEL 系列简介. INT0 INT1. T0 T1. 时钟电路. ROM. RAM. 定时计数器. CPU. 并行接口. 串行接口. 中断系统. TXD RXD. P0 P1 P2 P3. 第二章、 MCS-51 单片机硬件结构. (参考 (P13 图 2-1) 8051 结构框图. INT0 INT1. T0 T1. 时钟电路.

Download Presentation

第二章、 MCS-51 单片机硬件结构

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Mcs 51

第二章、MCS-51单片机硬件结构

本章内容

1. MCS-51单片机结构和原理

2.并行输入/输出口电路结构

3.时钟电路与复位电路

4.单片机的工作过程

5.ATMEL系列简介


Mcs 511

INT0 INT1

T0 T1

时钟电路

ROM

RAM

定时计数器

CPU

并行接口

串行接口

中断系统

TXD RXD

P0 P1 P2 P3

第二章、MCS-51单片机硬件结构

(参考(P13图2-1) 8051结构框图


Mcs 512

INT0 INT1

T0 T1

时钟电路

ROM

RAM

定时计数器

CPU

并行接口

串行接口

中断系统

TXD RXD

P0 P1 P2 P3

第二章、MCS-51单片机硬件结构

  • 并行I/O口:4个8位的I/O口P0、P1、P2、P3。

  • 中央处理器CPU:8位,运算和控制功能

  • 内部ROM:4KB掩膜ROM,用于存放程序、原始数据和表格。

  • 串行口:一个全双工串行口。

  • 中断控制系统:5个中断源(外部中断2个,定时/计数中断2 个,串行中断1个)

  • 时钟电路:可产生时钟脉冲序列,允许晶振频率2MHZ~20MHZ

  • 内部RAM:共256个RAM单元,用户使用前128个单元,用于存放可读写数据,后128个单元被专用寄存器占用。

  • 定时/计数器:两个16位的定时/计数器,实现定时或计数功能。

(参考(P13图2-1) 8051结构框图


1 8051

1、8051单片机的基本组成

  • 中央处理器CPU:8位,运算和控制功能

  • 内部RAM:共256个RAM单元,用户使用前128个单元,用于存放可读写数据,后128个单元被专用寄存器占用。

  • 内部ROM:4KB掩膜ROM,用于存放程序、原始数据和表格。

  • 定时/计数器:两个16位的定时/计数器,实现定时或计数功能。

  • 并行I/O口:4个8位的I/O口P0、P1、P2、P3。

  • 串行口:一个全双工串行口。

  • 中断控制系统:5个中断源(外中断2个,定时/计数中断2 个,串行中断1个)

  • 时钟电路:可产生时钟脉冲序列,允许晶振频率2MHZ~20MHZ


2 mcs 51

RXD/TXD/INT0/ INT1/ T0/ T1/WR/ RD/

6、PSEN:外部ROM读选通信号

5、EA:访问程序存储控制信号

PSEN

EA

1234567891011121314151617181920

4039383736353433323130292827262524242221

8031

8051

8751

89C51

2、MCS-51单片机信号引脚简介

P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7

VCC

1、电源线:VCC(+5V)、VSS(地)

P0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7

P3口线的第二功能

2、振荡电路:XTAL1、XTAL2

3、复位引脚:RST

4、并行口:P0、P1、P2、P3

RST

P3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

ALE

P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0

7、ALE:地址锁存控制信号

XTAL2XTAL1

VSS

(参考(P17图2-2) 8051引脚图


Mcs 51

片内

ROM

1234567891011121314

1234567891011121314

1234567891011121314

1234567891011121314

1234567891011121314151617181920

2827262524232221 201918171615

2827262524232221 201918171615

2827262524232221 201918171615

2827262524232221 201918171615

4039383736353433323130292827262524242221

EPROM

EPROM

RAM

6264

RAM

6264

2764

2764

片内

RAM

4K

3.存储器

64K

8031

8751

8051

89C51

64K

256B(字节)


Mcs 51

中断5

0002H

0FFFH

0FFFH

FFFFH

002BH

定时器0中断

外部中断1

串行口中断

定时器1中断

外部中断0

EA=1 EA=0

0000H是程序执行的起始单元,在这三个单元存放一条无条件转移指令

0FFFH

0FFEH

8位

0001H

0000H

(4K)

中断4

内部

0023H

(4K)

中断3

001BH

0000H

0000H

中断2

(64K)

0013H

中断1

000BH

0003H

外部

0000H

(1)程序存储器

中断入口地址

(PC)

程序存储器(参照P17图2-3 C)

程序存储器资源分布


Mcs 51

0 0

1 1

R7

0 1

R7

R7

R7

RS1 RS0

片内RAM地址

1 0

2FH

FFFFH

(高128B)

1FH

17H

07H

0FH

FFH

80H

F0

F1

OV

RS0

RS1

AC

CY

PSW位地址

P

7F 78

07 00

寄存器区

18H~1FH

第 3 区

第 2 区

第 1 区

第 0 区

7FH

08H~0FH

00H~07H

10H~17H

3区

可位寻址区

数据缓冲区/堆栈区

7FH

R0

R0

R0

R0

00H

10H

18H

08H

30H

20H

(低128B)

2区

内部

工作寄存器区

00H

1区

(64K)

0区

外部

0000H

(2)数据存储器

工作寄存器区选择位RS0、RS1

专用寄存器

RAM

数据存储器

(P17图2-3a、b)

内部RAM存储器


Mcs 51

高128个单元

☆离散分布有21个特殊功能寄存器SFR。

☆11个可以进行位寻址。

☆特别提示:对SFR只能使用直接寻址方式,书写时可使用寄存器符号,也可用寄存器单元地址。

☆参见P21表2-4


Mcs 51

MSB位地址LSB

单元地址

2FH

2EH

2DH

2CH

2BH

2AH

29H

28H

27H

26H

25H

24H

23H

22H

21H

20H

7F

77

6F

67

5F

57

4F

47

3F

37

2F

27

1F

17

0F

07

7E

76

6E

66

5E

56

4E

46

3E

36

2E

26

1E

16

0E

06

7D

75

6D

65

5D

55

4D

45

3D

35

2D

25

1D

15

0D

05

7C

74

6C

64

5C

54

4C

44

3C

34

2C

24

1C

14

0C

04

7B

73

6B

63

5B

53

4B

43

3B

33

2B

23

1B

13

0B

03

7A

72

6A

62

5A

52

4A

42

3A

32

2A

22

1A

12

0A

02

79

71

69

61

59

51

49

41

39

31

29

21

19

11

09

01

78

70

68

60

58

50

48

40

38

30

28

20

18

10

08

00

RAM位寻址区位地址表

MSB——Most Significant Bit (最高有效位)LSB ——Least Significant Bit (最低有效位)


Mcs 51

⑶ 程序状态字寄存器PSW

PSW也称为标志寄存器,存放各有关标志。其结构和定义如下:

① Cy — 进位标志。

用于表示Acc.7有否向更高位进位。

② AC — 辅助进位标志。

用于表示Acc.3有否向Acc.4进位。


Mcs 51

③ RS1、RS0 — 工作寄存器区选择控制位。

RS1、RS0 = 00 —— 0区(00H~07H)

RS1、RS0 = 01 —— 1区(08H~0FH)

RS1、RS0 = 10 —— 2区(10H~17H)

RS1、RS0 = 11 —— 3区(18H~1FH)

④ OV — 溢出标志。

表示Acc在有符号数算术运算中的溢出。

  • P — 奇偶标志。

  • 表示Acc中“1”的个数的奇偶性。奇数为1 偶数为0

⑥ F0 、F1 — 用户标志。


Mcs 51

16位,由两个8位寄存器DPH、DPL组成。主要用于存放一个16位地址,作为访问外部存储器(外RAM和ROM)的地址指针。

⑷ 数据指针DPTR

⑸ 堆栈指针SP

专用于指出堆栈顶部数据的地址。堆栈中数据存取按先进后出、后进先出的原则。

堆栈操作分自动方式和指令方式。自动方式是在调用子程序或发生中断时CPU自动将断口地址存人或者取出;指令方式是使用进出栈指令进行操作。(注意与8086系列不同)


Mcs 51

6)程序计数器PC

※PC不属于特殊功能寄存器,不可访问,在物理结构上是独立的。

※ PC是一个16位的地址寄存器,用于存放将要从ROM中读出的下一字节指令码的地址,因此也称为地址指针。

※ PC的基本工作方式有:

⑶ 执行调用子程序或发生中断时,CPU会自动将当前 PC值压入堆栈,将子程序入口地址或中断入口地址装入PC;子程序返回或中断返回时,恢复原有被压入堆栈的PC值,继续执行原顺序程序指令。

⑴ 自动加1。CPU从ROM中每读一个字节,自动执行

PC+1→PC;

⑵ 执行转移指令时,PC会根据该指令要求修改下一次

读ROM新的地址;


Mcs 51

4、并行输入/输出电路结构

1234567891011121314151617181920

4039383736353433323130292827262524242221

8031

8051

8751

89C51

(1)特点:

P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7

P0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7

  • 4个8位并行I/O口:P0,P1,P2,P3;

  • 均可作为双向I/O端口使用。

  • P0:访问片外扩展存储器时,

  • 复用为低8位地址线和数据线

  • ※ 用作输入时,均须先写入“1”;

  • 用作输出时,P0口应外接上拉电阻。

  • P3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

    P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0

    P2:高8位地址线。

    P1:双向I/O端口

    P3:第二功能

    ※P0口的负载能力为8个LSTTL门电路;

    P1~P3口的负载能力为4个LSTTL门电路。


    Mcs 51

    单片机的引脚(P0口)

    P0.0—P0.7: 双向I/O (内置场效应管上拉)

    寻址外部程序存储器时分时作为双向8位数据口和输出低8位地址复用口;不接外部程序存储器时可作为8位准双向I/O口使用。(P23)

    Vcc

    控制

    地址/数据

    V1

    读锁存器

    3

    引脚P0.X

    2

    4

    内部总线

    V2

    D

    Q

    写锁存器

    CK

    /Q

    1

    读引脚


    Mcs 51

    P0用作通用I/O时,控制=0 :

    (1)此脚作输入口(事先必须对它写“1”)

    Vcc

    V1

    控制

    地址/数据

    =0

    读锁存器

    截止

    3

    0

    0

    引脚P0.X

    2

    4

    内部总线

    V2

    1

    截止

    D

    Q

    0

    写锁存器

    CK

    /Q

    0

    1

    读引脚 =1


    Mcs 51

    P0用作通用I/O时,控制=0 :

    (2)此脚作输出口时,当P0口用作输出口时,因输出级处于开漏状态,必须外接上拉电阻。当“写锁存器”信号加在锁存器的时钟端CLK上,此时D触发器将“内部总线”上的信号反相后输出到Q端,若D端信号为0,Q=1,v2导通,P0.x引脚输出“0”;若D端信号为1,Q=0,v2截止,虽然V1截止,因P0.x引脚已外接上拉电阻,P0.x引脚输出“1”。

    Vcc

    V1

    控制

    地址/数据

    =0

    读锁存器

    截止

    3

    0

    0

    引脚P0.X

    2

    4

    内部总线

    V2

    1

    截止

    D

    Q

    0

    写锁存器

    CK

    /Q

    0

    1

    读引脚


    Mcs 51

    P0口用作地址/数据复用口,控制=1

    (1)作地址/数据输出:输出地址/数据 =0 时

    Vcc

    V1

    控制=1

    地址/数据

    读锁存器

    截止

    0

    =0

    3

    1

    2

    4

    =0

    内部总线

    1

    V2

    导通

    引脚P0.X

    D

    Q

    1

    写锁存器

    CK

    /Q

    1

    读引脚 =0


    Mcs 51

    P0口用作地址/数据复用口,控制=1

    (2)作地址/数据输出:输出地址/数据 =1 时

    Vcc

    V1

    控制=1

    地址/数据

    读锁存器

    导通

    1

    =1

    3

    1

    2

    4

    =1

    内部总线

    0

    V2

    截止

    引脚P0.X

    D

    Q

    0

    写锁存器

    CK

    /Q

    1

    读引脚 =0


    Mcs 51

    P0口用作地址/数据复用口

    (3)作/数据输入: 与P0用作通用I/O时输入时情况相同,CPU使V1、V2均截止,从引脚上输入的外部数据经缓冲器U2进入内部数据总线。

    Vcc

    V1

    控制=0

    地址/数据

    读锁存器

    3

    2

    4

    内部总线

    V2

    引脚P0.X

    D

    Q

    写锁存器

    CK

    /Q

    1

    读引脚 =1

    注意读端口与读锁存器的区别,P1,P2,P3结构上的区别(电阻)


    Mcs 51

    1

    P1. 0

    WR RD

    0

    1

    0

    P1. 1

    1

    0

    1

    1

    1

    1

    0

    0

    P1. 2

    1

    P1. 3

    1

    1

    0

    0

    0

    1

    P1. 4

    1

    1

    P1. 5

    0

    1

    1

    P1. 6

    0

    0

    1

    1

    P1. 7

    0

    1

    1

    1

    输出举例

    +5V

    指令1:MOV P1,#00H

    ALE

    1

    指令2:MOV P1,#0FFH

    指令3:MOV P1,#0AAH

    指令4:CLR P1.0

    指令5:SETB P1.0

    下一页


    Mcs 51

    5、8051单片机的基本组成时钟电路与复位电路

    1)时钟振荡电路

    80C51单片机内有一高增益反相放大器,按图2-8a连接即可构成自激振荡电路,振荡频率取决于石英晶体的振荡频率.

    参见P26图2-9


    Mcs 51

    指令周期

    机器周期

    机器周期

    S1

    S4

    S2

    S3

    S4

    S5

    S6

    S1

    S2

    S3

    S5

    S6

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    P2

    P1

    XTAL2

    (OSC)

    振荡周期

    状态周期

    时钟周期和机器周期

    ⑴ 时钟周期(振荡周期)

    ⑵ 状态周期

    80C51振荡器产生的时钟脉冲频率的倒数,是最基本最小的定时信号。

    它是将时钟脉冲二分频后的脉冲信号。状态周期是时钟周期的两倍。状态周期又称S周期。在S周期内有两个时钟周期,即分为两拍,分别称为P1和P2


    Mcs 51

    (3) 机器周期

    80C51单片机工作的基本定时单位。

    一个机器周期含有6个状态周期,分别为S1、S2、…、S6,每个状态周期有两拍,分别为S1P1、S1P2、S2P1、S2P2…,S6P1、S6P2(完成基本操作的时间,但8051采用定时控制方式)

    机器周期是6个状态周期、 12个时钟周期。

    当时钟频率为12MHz时,机器周期为1S;

    当时钟频率为6MHz时,机器周期为2S。

    (4) 指令周期

    指CPU执行一条指令占用的时间(用机器周期表示)。80C51执行各种指令时间是不一样的,可分为三类:单机周指令、双机周指令和四机周指令。其中单机周指令有64条,双机周指令有45条,四机周指令只有2条(乘法和除法指令),无三机周指令。


    Mcs 51

    指令执行时间

    ALE引脚上出现的信号是周期性的,在每个机器周期内两次出现高电平。第一次出现在S1P2和S2P1期间,第二次出现在S4P2和S5P1期间。ALE信号每出现一次,CPU就进行一次取指操作。


    Mcs 51

    振荡周期(时钟周期)= 晶振频率fosc的倒数;

    1个机器周期 = 6个状态周期

    1个机器周期 = 12个时钟周期;

    1个指令周期 = 1、2、4个机器周期


    Mcs 51

    2)复位电路

    (1)复位条件RST引脚保持2个机器周期以上的高电平。

    实现复位操作,必须使RST引脚(9)保持两个机器周期以上的高电平。例如,若时钟频率为12MHz,每机周为1 S,则只需持续2 S以上时间的高电平;若时钟频率为6MHz,每个机器周期为2S,则需要持续4S以上时间的高电平。


    Mcs 51

    (2)复位电路

    按键复位电路。该电路除具有上电复位功能外,若要复位,只需按下图中RESET键,R1C2仍构成微分电路,使RST端产生一个微分脉冲复位,复位完毕C2经R2放电,等待下一次按下复位按键。

    上电复位电路。RC构成微分电路,在上电瞬间,产生一个微分脉冲,其宽度若大于2个机器周期,80C51将复位。为保证微分脉冲宽度足够大,RC时间常数应大于两个机器周期。一般取22uf电容、1k电阻。


    3 cpu

    (3)复位后CPU状态

    PC: 0000H TMOD: 00H

    Acc: 00H TCON: 00H

    B: 00H TH0: 00H

    PSW: 00H TL0: 00H

    SP: 07H TH1: 00H

    DPTR:0000H TL1: 00H

    P0~P3:FFH SCON: 00H

    IP:×××00000BSBUF: 不定

    IE:0××00000B PCON: 0×××0000B


    Mcs 51

    6、8051单片机的工作方式

    80C51单片机的工作方式共有四种:

    ⑴ 复位方式;

    ⑵ 程序执行方式;

    ⑶ 低功耗方式;

    ⑷ 片内ROM编程(包括校验)方式。


    Mcs 51

    1) 低功耗工作方式

    ⑴ 待机(休闲)方式(Idle)

    ⑵ 掉电保护方式(Power Down)。

    在Vcc=5V,fosc=12MHz条件下,

    正常工作时电流约20mA;

    待机(休闲)方式时电流约5mA;

    掉电保护方式时电流仅75A。


    Mcs 51

    两种低功耗工作方式由电源控制寄存器PCON确定。

    LSB

    MSB

    PCON

    其中:

    SMOD:波特率倍增位(在串行通信中使用)

    GF1、GF0:通用标志位

    PD: 掉电方式控制位,

    PD=1,进入掉电工作方式;

    IDL:待机(休闲)方式控制位, IDL=1,进入待机工作方式。

    SMOD

    GF1

    GF0

    PD

    IDL

    注意: PCON字节地址87H,不能位寻址。

    读写时,只能整体字节操作,不能按位操作。


    Mcs 51

    待机(休闲)方式

    ⑴ 待机(休闲)方式状态

    ●片内时钟仅向中断源提供,其余被阻断;

    ●PC、特殊功能寄存器和片内RAM状态保持不变; ●I/O引脚端口值保持原逻辑值;

    ●ALE、保持逻辑高电平;

    ● CPU不工作,但中断功能继续存在。

    ⑶ 待机(休闲)状态退出

    ①产生中断;

    ②复位。

    ⑵ 待机(休闲)状态进入

    只要使PCON中IDL位置1。


    Mcs 51

    掉电保护方式

    ⑴ 掉电保护方式状态

    ●片内振荡器停振,所有功能部件停止工作;

    ●片内RAM数据信息保存不变;

    ●ALE、PSEN为低电平;

    ●Vcc可降至2V,但不能真正掉电。

    ⑶ 掉电保护状态退出

    ⑵ 掉电保护状态进入

    只要使PCON中PD位置1。

    唯一方法是硬件复位,复位后片内RAM数据不变,特殊功能寄存器内容按复位状态初始化。


    Mcs 51

    7、8051单片机的工作过程

    (PC)

    (PC)

    (PC)

    0002H

    地址寄存器

    程序计数器

    0001H

    0000H

    外部地址总线AB

    内部数据总线

    运算器

    ①②

    累加器A

    地址

    译码

    寄存器区

    数据缓冲器

    外部数据总线DB

    内部控制信号

    指令

    寄存器

    译码

    时钟及清零

    外部控制总线CB

    例: MOV A,#09H 74H09H ;把09H送到累加器A中

    取指过程

    取指过程

    PC=

    0000H

    0000H

    0002H

    0001H

    执行过程

    执行过程

    你知道PC的作用吗?

    0 0 0 0 1 0 0 1

    0 1 1 1 0 1 0 0

    外部控制总线CB


    Mcs 51

    8、MCS-51系列单片机配置一览表(P9)

    注意:今后将会经常提到ATMEL的AT89C2051/51/52等MCU!


    Mcs 51

    课堂练习

    1、CPU主要的组成部部分为( )。

    A.运算器,控制器

    B.加法器,寄存器

    D.运算器,指令译码器

    C.运算器,寄存器


    Mcs 51

    课堂练习

    2、8031有四个工作寄存器区,由PSW状态字中的RS1、RS0两位的状态来决定,单片机复位后,若执行 SETB RS1 指令,此时只能使用( )区的工作寄存器。

    A.0区

    B.1区

    C.2区

    D.3区


    Mcs 51

    课堂练习

    3. 09H位所在的单元地址是( )

    A. 02H

    B. 21H

    D.20H

    C. 08H


    Mcs 51

    课堂练习

    4.单片机在进行取指令操作时,指令的地址是由( )的内容决定。

    A. SP

    C. DPTR

    D. PSEN和ALE

    B.PC


    Mcs 51

    课堂练习

    5. P0,P1口作输入用途之前必须( )。

    A.外接高电平

    B.外接上拉电阻

    C.相应端口先置0

    D.相应端口先置1


    Mcs 51

    课堂练习

    6.程序计数器PC用来( )。

    A.存放指令

    B.存放上一条的指令地址

    C.存放下一条的指令地址

    D.存放正在执行的指令地址


    Mcs 51

    小结

    • 1、什么是单片机

    • 2、单片机的组成

    • 3 RAM ROM的结构特点(内外区别)

    • 4 位寻址及位寻址区

    • 5 Rn与 SFR中的

    • 6、单片机的P0~P3口的特点

    • 1)功能特点2)地址3)置1 4)负载能力与上拉电阻

    • 2009.03.24


    Mcs 51

    回顾…..

    • 7、区分复位电路和时序电路,复位后寄存器 的值?

    • 8、单片机的周期的概念

    • 9 ALE和PSEN

    • 10 节电(低功耗)工作方式

      2009.03.24


    Mcs 51

    小结

    51单片机的8个特殊引脚

    • Vcc, GND: 电源端

    • XTAL1, XTAL2: 片内振荡电路输入、输出端

    • RESET: 复位端 正脉冲有效(宽度8 mS)

    • EA/Vpp: 寻址外部ROM控制端。低有效

      片内有ROM时应当接高电平。

    • ALE/PROG: 地址锁存允许控制端。

    • PSEN:选通外部ROM的读(OE)控制端。 低有效


    Mcs 51

    51单片机的4个8位的I/O口

    小结

    • P0.0—P0.7:8位数据口和输出低8位地址复用口

      (复用时是双向口;不复用时也是准双向口)

    • P1.0—P1.7: 通用I/O口(准双向口)

    • P2.0—P2.7: 输出高8位地址

      (用于寻址时是输出口;不寻址时是准双向口)

    • P3.0—P3.7: 具有特定的第二功能(准双向口)

    注意:在不外扩ROM/RAM时,P0~P3均可作通用I/O口使用,而且都是准双向I/O口(例如:AT89C51)!


    Mcs 51

    小结

    P3口第二功能表 (P.18 表2-1)


    Mcs 51

    回顾

    PC与SFR复位状态表


    Mcs 51

    小结

    89C51单片机存储器配置

    • 片内RAM 128字节(00H—7FH);

      片内RAM前32个单元是工作寄存器区(00H—1FH)

      片内RAM有128个可按位寻址的位,占16个单元。

      位地址编号为:00H—7FH

      分布在:20H—2FH单元

    • 片内21个特殊功能寄存器(SFR)中:地址号能被8整除的 SFR中的各位也可按位寻址

    • 可寻址片外RAM 64K字节 (0000H—FFFFH)

    • 可寻址片外ROM 64K字节 (0000H—FFFFH)

    • 片内 Flash ROM 4K字节 (000H—FFFH)


  • Login