2004 2005
This presentation is the property of its rightful owner.
Sponsored Links
1 / 32

מכטרוניקה אלקטרוניקה ספרתית סתיו תשס"ה 2004/2005 PowerPoint PPT Presentation


  • 80 Views
  • Uploaded on
  • Presentation posted in: General

מכטרוניקה אלקטרוניקה ספרתית סתיו תשס"ה 2004/2005. A ד"ר אמיר שפירא המחלקה להנדסת מכונות אוניברסיטת בן-גוריון בנגב. במערכות ספרתיות נהוג להשתמש בשתי רמות מתח המייצגות שני מצבים לוגיים "0" ו- "1". כדי לייצג אינפורמציה יותר מורכבת משני מצבים "0" ו- "1" משתמשים בשיטת המשקלים הבינאריים.

Download Presentation

מכטרוניקה אלקטרוניקה ספרתית סתיו תשס"ה 2004/2005

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


2004 2005

מכטרוניקהאלקטרוניקה ספרתיתסתיו תשס"ה 2004/2005

A

ד"ר אמיר שפירא

המחלקה להנדסת מכונות

אוניברסיטת בן-גוריון בנגב


2004 2005

במערכות ספרתיות נהוג להשתמש בשתי רמות מתח המייצגות שני מצבים לוגיים "0" ו- "1". כדי לייצג אינפורמציה יותר מורכבת משני מצבים "0" ו- "1" משתמשים בשיטת המשקלים הבינאריים.

הערה: בחיי היום- יום מקובלת השיטה העשרונית.

דוגמאות:

מעבר מבינארי לעשרוני -

בסיס הקסאדצימאלי – בסיס 16 ( 16 ספרות):

ניתן לרשום מספרים גדולים בבסיס בינארי באופן מקוצר ע"י שימוש בבסיס הקסאדצימאלי


2004 2005

סיבית (BIT) – ספרה בינארית אחת "0" או "1".

בית (BYTE) – צירוף של 8 סיביות.

קודים נוספים המשמשים במערכות ספרתיות:

קוד ASCII (American Standard Code for Information Interchange) – בקוד זה כל סימן (לדוגמא אות) מיוצג ע"י מספר בן 8 סיביות לדוגמא:

צופן B.C.D – שיטה לייצוג מספרים עשרוניים בספרות בינאריות. בשיטה זו המבנה העשרוני נשמר וכל ספרה עשרונית מיוצגת ע"י מספר בינארי בן 4 סיביות לדוגמא:

באמצעות שיטה זו קשה לבצע פעולות מתמטיות והיא בזבזנית בסיביות, אבל נוחה לצורך הצגה ספרתית של תוצאות לדוגמה באמצעות רכיב Seven Segment.


2004 2005

Y=A

A

A

Y = A

  • התקנים לוגיים בסיסיים

  • שתי קבוצות:

  • התקנים צירופיים: היציאה נקבעת ע"פ הכניסה הנוכחית בלבד.

  • התקני עקיבה: היציאה נקבעת ע"פ הכניסה הנוכחית וההיסטוריה של הכניסה (או היציאה)

  • התקנים צרופים בסיסיים:

BUFFER (חוצץ)

רמת המתח ביציאה שווה לרמת המתח בכניסה, מגביר זרם.

NOT (מהפך)

74HC32


2004 2005

A

Y = A B

B

A

Y = A B

B

A

Y = A + B

B

AND

המוצא "1" רק אם כל הכניסות "1".

74LS08

NAND

היפוך של AND.

OR

המוצא "1" אם אחת הכניסות "1".

74HC04


2004 2005

A

Y = A + B

A

B

Y = A B = AB + AB

B

A

B

Y = A B = A B = AB + AB

NOR

היפוך של OR.

XOR (Exclusive OR)

המוצא "1" רק אם הכניסות שונות זו מזו.

משווה לוגי (Exclusive NOR)

המוצא "1" רק אם הכניסות שוות זו לזו.


2004 2005

כללי הקיבוץ

כללי ההיפוך

כלל השלילה הכפולה

כללי הפילוג

כללי הכפילות

כללי הצמצום

כללי האפס

כללי דמורגן

כללי היחידה

כללי החילוף

כללים באלגברה בוליאנית


2004 2005

  • שלבים תכנון מעגל לוגי:

  • הגדרת הבעיה במילים או ע"י טבלת אמת.

  • רישום ביטוי בוליאני.

  • פישוט הביטוי כך שיצריך רכיבים באופן אופטימאלי (מספר שערים, סוגי שערים).

  • שרטוט מעגל.


2004 2005

A

Y = A B C

B

C

מימוש פונקציה מתוך טבלת אמת

סכום של מכפלות

מסכמים את כל המצבים שהתוצאה שלהם "1".

היציאה שווה "1" אם מספר אי זוגי של כניסות שווים "1".


2004 2005

מרבב – Multiplexer (mux):

מערכת צירופית הבוררת מבוא נתונים אחד מבין מספר מבואות ומעבירה למוצא את ערכו.

דוגמא: מרבב

S0

מבואות ברירה

S1

מוצא

Y

D0

מרבב

D1

מבואות נתונים

D2

D3

74151


2004 2005

מימוש מרבב באמצעות שערים לוגיים

(S1)

(S0)

(S1)

(S0)

S0

S1

D0

D1

Y

D2

D3


2004 2005

מפלג – Demultiplexer (demux):

מערכת צירופית המנתבת מבוא נתונים אחד, ומעבירה את ערכו לאחד מתוך מספר מוצאים.

דוגמא: מפלג

S0

מבואות ברירה

S1

Y0

Y1

מוצאים

Y2

Y3

מבוא נתונים

D

מפלג


2004 2005

מקודד –Encoder :

מערכת צירופית בה המוצאים תלויים בכניסות על פי קוד מסוים.

דוגמא: מקודד (מספר) בינארי

D0

מוצא – מספר בינארי

Y0

D1

מבואות

(רק מבוא אחד שווה "1")

D2

Y1

D3

מקודד בינארי


2004 2005

מפענח –Decoder :

מערכת צירופית המבצעת פענוח של מידע מוצפן.

דוגמא: מפענח (מספר) בינארי

Y0

מוצאים

(רק מוצא אחד שווה "1")

D0

מבוא – מספר בינארי

מפענח בינארי

Y1

Y2

D1

Y3


2004 2005

abcdefg

abcdefg

a

D0

מבוא בצופן BCD

f

b

D1

BCD to 7-SEG. display decoder 7447

g

D2

e

c

D3

d

a

a

f

b

g

g

c

c

d

d

קיימים גם סוגים נוספים של מפענחים, סוג נפוץ הוא מפענח תצוגת שבעת מקטעים

Seven Segment Decoder.

התצוגה מורכבת משבעה מקטעים ישרים (לדים או גביש נוזלי). לכל מקטע יש מבוא מתאים (מסומן באות a-g), רמה לוגית אפס במבוא של מקטע מסוים תגרום למקטע להאיר ואילו רמה לוגית "1" תשאיר את המקטע כבוי (פעיל בנמוך) כדי להציג את הספרות העשרוניות משתמשים במפענח מצופן BCD לתצוגת שבעת מקטעים.

לדוגמא: הצגת הספרות 3 או 5


2004 2005

כניסה

יציאה

מערכת צירופית

S

Q

התקן זיכרון

R

Q

Q0 ,Q0 – מצב קודם

S – Set

R – Reset

NA – Not Available מצב אסור (אחריו היציאה לא מוגדרת)

התקני עקיבה

היציאה נקבעת ע"פ הכניסה הנוכחית וההיסטוריה של הכניסה (או היציאה).

מבנה כללי:

דלגלג (Flip-lop) – יחידת זיכרון המסוגלת לאכסן סיבית אחת:

דלגלד SR

סימול


2004 2005

S

t

R

t

Q

t

שמירת מצב

דוגמא: דיאגראמת זמנים

מימוש דלגלד SR ע"י שימוש בשערי NAND ו- NOT

S

S(k)

Q(k)

QR

Q

Q(k)

R(k)

QR

R

בדיקה:


2004 2005

A

B

Q

on

off

שימוש אופייני של דלגלגים הוא ביטול רטט של לחצנים מכאניים:

5V

S

Q

A

on

off

B

R

5V

בעקבות השימוש בדלגלג הרטט של המפסק ברגע הניתוק וברגע הסגירה אינו משפיע על Q. (כאשר המפסק במצב ביניים,לא ב- on ולא ב- off, מצב היציאה נשמר)


2004 2005

7474

Q

D

CLK

CLK

t

D

Q

t

Q

t

שמירת מצב

דלגלג D

סימול:

כאשר CLK=‘0’ אז הדלגלג שומר על מצבו.

כאשר CLK=‘1’ אז מצב היציאה זהה למצב הכניסה.


2004 2005

C

C

D

D

Q

Q

רגיסטר- איחסון או Latch

זהו רכיב IC המאחסן byte אחד (=8 סיביות), מקווי הנתונים שערכם בהמשך יכול להשתנות.

מעבד זעיר

קווי נתונים

D0

D7

5V

Enable

74374

Q0

Q7


2004 2005

V

t

5V

6T

5T

T

3T

4T

2T

8T

7T

SI

74175

Clock

D7

Q7

D1

Q1

D0

Q0

CP

CP

CP

אוגר הזזה (Shift Register)

זהו רגיסטר המשמש לאיחסון סיביות המגיעות בצורה טורית דרך serial line

(לדוגמא RS232)

מייצג את ה byte 01001101

לדוגמא

הגיעה ראשונה

הגיעה אחרונה

מניחים שהצד השולח והמקבל מאזינים לגל ריבועי בעל זמן מחזור T הנקרא סיגנל שעון

הפולסים משודרים ונקלטים עפ"י קצב השעון וזו נקראת מערכת סינכרונית.

כל "עליית" שעון דלגלג Di מעביר נתון לדלגלג Di-1 דרושים 8 מעברי שעון חיוביים ("עליות" שעון שכדי לטעון נתון.


2004 2005

דוגמא

הצד המשדר מחזיק קו נוסף, העולה ל-1 כאשר מסתיים שידור ה byte . רוצים לאחסן את ה byte ב Latch כדי לאפשר 8T שניות לקריאת ה byte הבא שמגיע.

input

Shift Register

74175

Clock

Octal Latch

74374

End of Byte

Enable

Output byte


2004 2005

g1

g2

מבואות טעינה

‘0’

‘0’

‘0’

‘0’

מבוא טעינה סינכרוני

Load

D3

D3

D3

D3

CP

נשא מוצא

CO

‘1’

מבוא אפשור מניה

CE

Q3

Q1

Q0

Q2

CLR

מבוא איפוס אסינכרוני

‘1’

מוצאי המונה

מונה

מונה הוא רכיב אשר סופר את דפקי השעון המוזנים אליו ומציג את תוצאת המניה (בדרך כלל בצופן בינרי).

בדרך כלל למונים יש גם מבואות טעינה, מבוא איפוס ומבוא אפשור מניה.

ניתן לשנות את מספר המצבים של מונה בינרי (גודל מחזור המניה).

דוגמא: נניח שלצורך עבודה עם קוד BCD דרוש מונה בינרי בעל 10 מצבים (סופר עד 9 ומתאפס)

במקרה זה בחרנו לאפס דרך מבוא הטעינה ולא דרך מבוא האיפוס כי מבוא הטעינה הוא סינכרוני (מתוזמן שעון CP) לכן המעבר מ- 9 ל- 0 מתוזמן לפי CP

74LS93

זיהוי הספרה

(1001)2=(9)10


2004 2005

איפוס reset

VCC

(8)

(4)

5 KΩ

מתח סף threshold

(6)

A1

מתח בקרה control voltage

S

(5)

Q

5 KΩ

מוצא output

R

(3)

A2

דרבון trigger

(2)

5 KΩ

פריקה discharge

Q1

(7)

(1)

אדמה GND

הרכיב 555

משמש לבניה של מעגלי זמן, שני שימושיו העיקריים הם:

חד יציב – באופן כללי הרכיב נמצא במצב היציב, כאשר ניתן אות דרבון הרכיב עובר למצב הלא יציב למשך פרק זמן מוגדר מראש וחוזר למצב היציב. מעגל זה מאפשר ליצור פולס אחד באורך רצוי.

אל יציב – שני מצבים לא יציבים, הרכיב שוהה בכל מצב פרק זמן מוגדר מראש ומחליף מצב. מעגל זה משמש כמתנד.

מבנה הרכיב (8 הדקים):

הרכיב נקרא 555 ע"ש שלושת הנגדים הפנימיים

רגל (4) מיועדת לאיפוס הדלגלג

הטרנזיסטור Q1 יכול להיות באחד משני מצבים: רוויה – כאשר Q=‘0’ קטעון – כאשר Q=‘1’


2004 2005

VCC

(8)

(4)

R

5 KΩ

(6)

A1

(2/3)VCC

S

(5)

Q

Out

5 KΩ

R

0.01μF

(3)

A2

(1/3)VCC

דרבון

(2)

5 KΩ

Q1

(7)

C

(1)

חד יציב

תפקיד הקבל המחובר להדק 5 הוא למנוע מרעשים המתפתחים על הדק זה להשפיעה על פעולת המגל. הדק (4) מחובר בקביעות ל- VCC כדי למנוע איפוס הדלגלג דרך מבוא האיפוס. הרכיבים R,C קובעים את משך הזמן שבו היציאה תהיה במצב הלא יציב. הדרבון (מסמן מעבר למצב לא יציב) מתבצע כאשר הדק (2) יורד ל- ‘0’, ביתר הזמן הדק זה צריך להיות במצב ‘1’ (גדול מ- VCC(1/3))


2004 2005

S

t

R

t

Q

T

t

trigger

t

VCC

VC (6)

(2/3)VCC

t

במצב היציב Q=‘1’ לכן הטרנזיסטור Q1 ברוויה, הקבל לא יכול להטען, S=‘0’ ו- R=‘1’.

כאשר אות הדירבון יורד ל- ‘0’, R משנה מצב ל- ‘1’, לכן Q=‘0’, הטרנזיסטור Q1 בקטעון והקבל מתחיל להטען.

כאשר אות הדירבון חוזר ל- ‘1’, R חוזר להיות ‘0’ ומוצא הדלגלג לא משתנה.

כאשר המתח על הקבל מגיע ל- (2/3)VCCS הופך להיות ‘1’ לכן Q=‘1’, הטרנזיסטור Q1 ברוויה והקבל פורק מהר את המתח דרך הטרנזיסטור לאדמה.

בגלל הפריקה של הקבל S חוזר להיות ‘0’, Q נשאר ‘1’ והטרנזיסטור Q1 נשאר ברוויה.


2004 2005

VCC

(8)

(4)

5 KΩ

(6)

A1

(2/3)VCC

S

(5)

Out

Q

5 KΩ

R

0.01μF

(3)

(1/3)VCC

A2

R1

R2

(2)

5 KΩ

Q1

(7)

C

(1)

אל יציב

ברגע הפעלת המעגל המתח על הקבל הוא אפס, לכן R=‘1’, S=‘0’, Q=‘0’’, הטרנזיסטור Q1 בקטעון והקבל נטען דרך R1+R2. כאשר המתח על הקבל עובר (1/3)VCC אז R=‘0’, S=‘0’ ו- Q ממשיך להיות ‘0’.


2004 2005

S

t

R

t

T2

T1

Q

t

VC (6)

(2/3)VCC

(1/3)VCC

t

כאשר המתח על הקבל עובר את - (2/3)VCC אז R=‘0’, S=‘1’, Q=‘1’’, הטרנזיסטור Q1 ברוויה והקבל מתפרק דרך R1.

כאשר המתח על הקבל יורד מתחת ל- (2/3)VCC אז R=‘0’, S=‘0’ ו- Q נשאר ב- ‘1’.

כאשר המתח על הקבל יורד מתחת ל- (1/3)VCC אז R=‘1’, S=‘0’, Q=‘0’’, הטרנזיסטור Q1 ברוויה והקבל שוב נטען דרך R1+R2.

כאשר המתח על הקבל עובר את - (1/3)VCC אז R=‘0’, S=‘0’, ו- Q נשאר ב- ‘0’.

וחוזר חלילה.


  • Login