Bab 5

1. Bab 5 DESIGN RANGKAIAN LOGIKA

2. PERSAMAAN BOOLEAN • Sum of Product (SOP) Persamaan Boolean Sum of Product merupakan persamaan yang terdiri dari dua atau lebih operasi AND (Product) yang diORkan menjadi satu Contoh:

3. PERSAMAAN BOOLEAN • Product of Sum (POS) Product of Sum merupakan persamaan yang terdiri dari dua atau lebih operasi OR yang kemudian diANDkan sehingga menghasilkan satu output Contoh:

4. DESIGN RANGKAIAN LOGIKA • Sum of Product • Tentukan dahulu fungsi atau sifat dari rangkaian logika yang kita inginkan • Membuat table kebenaran • Membuat persamaan Boolean • Membuat rangkaian logika dari persamaan Boolean. Contoh Buatlah rangkaian logika dengan dua buah input, output akan bernilai 1 bila alah satu input benilai 1.

5. DESIGN RANGKAIAN LOGIKA • Jawab: • Sifat Rangkaian logika yang diinginkan adalah Rangkaian logika tersebut mempunyai dua buah input, ouput akan bernilai 1 bila salah satu input bernilai 1, selain itu keadaan ouput bernilai 0 • Table kebenaran Dari sifat rangkaian logika tersebut dapat kita buat table kebenaran sebagai berikut:

6. DESIGN RANGKAIAN LOGIKA • Persamaan Boolean Tulis operasi AND untuk setiap output yang bernilai 1, kemudian tulislah persamaan dengan MengORkan semua bagian.

7. DESIGN RANGKAIAN LOGIKA • Rangkaian Logika Dari persamaan dapat kita peroleh rangkaian logika sebagai berikut

8. DESIGN RANGKAIAN LOGIKA • Product of Sum (POS) • Tentukan dahulu fungsi atau sifat dari rangkaian logika yang kita inginkan • Membuat table kebenaran • Membuat persamaan Boolean • Membuat rangkaian logika dari persamaan Boolean. • Contoh: • Buatlah rangkaian logika dengan dua buah input, output akan bernilai 1 bila salah satu input benilai 1.

9. DESIGN RANGKAIAN LOGIKA • Jawab • Sifat Rangkaian logika yang diinginkan adalah Rangkaian logika tersebut mempunyai dua buah input, ouput akan bernilai 1 bila salah satu input bernilai 1, selain itu keadaan ouput bernilai 0 • Table kebenaran Dari sifat rangkaian logika tersebut dapat kita buat table kebenaran sebagai berikut:

10. DESIGN RANGKAIAN LOGIKA • Persamaan Boolean Tulis operasi OR untuk setiap output yang bernilai 0( input yang bernilai 1 dinegasikan), kemudian tulislah persamaan dengan MengANDkan semua bagian. A+B

11. DESIGN RANGKAIAN LOGIKA • Rangkaian Logika Dari persamaan dapat kita peroleh rangkaian logika sebagai berikut

12. DESIGN RANGKAIAN LOGIKA • Karnaugh Map • Metode untuk menyederhanakan rangkaian logika. Karnaugh map (K-map) mirip dengan table kebenaran yang menampilkan output dari rangkaian logika atau persamaan Boolean untuk setiap kemungkinan kombinasi variable input. • Perbedaan antara K-map dengan table kebenaran hanya pada bentuk penyajian, kalau table kebenaran berbentuk table, sedangkan pada K-map berbentuk sel – sel.

13. A 0 1 A B X 0 Rangk. logika B 1 AB C A 00 01 11 10 Rangk. logika X B 0 C 1 DESIGN RANGKAIAN LOGIKA

14. AB CD 00 01 11 10 00 01 11 10 DESIGN RANGKAIAN LOGIKA A Rangk. logika B X C D

15. DESIGN RANGKAIAN LOGIKA • Penyederhanaan Rangkaian Logika dengan K-Map • Merubah persamaan Boolean dalam bentuk SOP • Membuat table kebenaran • Memasukan output yang bernilai 1 ke Kmap • Mengisi sel yang tersisa dengan 0 • Membuat Loop untuk sel yang bernilai 1 • Membuat persamaan Boolean. • Membuat rangkaian logika berdasar pada persamaan Boolean yang telah didapatkan.

16. AB C 00 01 11 10 0 0 0 1 1 1 0 0 1 0 DESIGN RANGKAIAN LOGIKA • Contoh 1: Sederhanakanlah persamaan Boolean , x = • Jawab: • Persamaan menjadi x = • Table Kebenaran , K-map dan looping X =

17. DESIGN RANGKAIAN LOGIKA • Persamaan Boolean menjadi • Rangkaian logika

18. DESIGN RANGKAIAN LOGIKA • Aplikasi Desain Sistem Langkah – langkah yang harus dilakukan untuk membuat rangkaian logika adalah sebagai berikut: • Membuat table kebenaran • Memasukan output yang bernilai 1 ke Kmap • Mengisi sel yang tersisa dengan 0 • Membuat Loop untuk sel yang bernilai 1 • Membuat persamaan Boolean. • Membuat rangkaian logika berdasar pada persamaan Boolean yang telah didapatkan.

19. DESIGN RANGKAIAN LOGIKA • Contoh Buatlah rangkaian logika yang memiliki tiga input,dan output akan bernilai 1 bila mayoritas input bernilai 1. • Jawab: • Membuat table kebenaran: diperoleh table kebenaran • Memasukan output X pada sel K-map:

20. AB C 00 01 11 10 0 0 0 0 1 0 1 1 1 1 Loop 2 Loop 3 DESIGN RANGKAIAN LOGIKA

21. DESIGN RANGKAIAN LOGIKA • Mengelompokan output yang benilai 1 (looping): jumlah sel dalam satu loop 2n. Dari loop 1 diperoleh AB, dari loop 2 diperoleh BC dan dari loop 3 diperoleh AC. • Membuat persamaan Boolean: dari proses looping telah diperoleh suku – suku dari persamaan Boolean, maka X = AB + BC + AC.

22. DESIGN RANGKAIAN LOGIKA • Membuat rangkaian logika dari persamaan Boolean.

23. Sebuah ketel uap pada PLTU mempunyai sensor 3 buah yaitu sensor level air , sensor suhu, sensor tekanan . Alarm akan menyala saat sensor level dan suhu menyala atau sensor level air dan tekanan menyala • Buatlah rangkaian pengendali alarm!!

24. AB AB AB AB AB AB CD CD CD CD CD CD 00 00 00 00 00 00 01 01 01 01 01 01 11 11 11 11 11 11 10 10 10 10 10 10 00 00 00 00 00 00 01 01 01 01 01 01 11 11 11 11 11 11 10 10 10 10 10 10