1 / 113

第三章 CPU 原理

第三章 CPU 原理. 第三章 CPU 原理. 3.1 算术逻辑运算部件 3.2 运算方法 3.3CPU 模型的组成及其数据通路 3.4 时序控制方式 3.5 指令的执行与组合逻辑控制器 3.6 微程序控制器. 3.1 算术逻辑运算部件. 3.1.1 加法单元 3.1.2 并行加法器与进位链结构 3.1.3ALU 举例. 3.1.1 加法单元. 这里是补充内容，主要带大家复习以下内容 （这一部分的内容在 《 计算机电路基础 1》P137~141 ）也有）. 1. 异或门 2. 半加器 3. 全加器. A. A. B. B. +. +. Y.

brett-rojas
Download Presentation

第三章 CPU 原理

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第三章 CPU原理

  2. 第三章 CPU原理 3.1算术逻辑运算部件 3.2运算方法 3.3CPU模型的组成及其数据通路 3.4时序控制方式 3.5指令的执行与组合逻辑控制器 3.6微程序控制器

  3. 3.1算术逻辑运算部件 3.1.1加法单元 3.1.2并行加法器与进位链结构 3.1.3ALU举例

  4. 3.1.1加法单元 这里是补充内容，主要带大家复习以下内容 （这一部分的内容在《计算机电路基础1》P137~141）也有） 1.异或门 2.半加器 3.全加器

  5. A A B B + + Y Y _ _ A + Y _ Y= Y=AB Y=A+B

  6. 1 A A A Y Y Y 或门 B B B & A A A Y 与门 Y Y B B B 1 A Y A Y 非门 A Y (a)常用符号 (b)美、日常用符号 (c)国标符号

  7. 1 A A A Y Y Y 或非门 B B B & A A A Y 与非门 Y Y B B B =1 A A A Y Y Y 异或门 B B B = A A A Y Y Y 异或非门 B B B (a)常用符号 (b)美、日常用符号 (c)国标符号

  8. 3.1.1加法单元----半加器的组成 或门 与门 与非门 这是有三个基本门组成的异或门

  9. 3.1.1加法单元 被加数输入 异或门 输出 加数输入 异或门的符号

  10. 3.1.1加法单元 A异或B A与B 半加器的组成

  11. 3.1.1加法单元 半加器的框图

  12. 加法电路

  13. 3.1.1加法单元----全加器的组成 全加器由两个半加器和一个或门组成 A异或B异或C C A异或B A异或B与C A与B 全加器的组成

  14. 3.1.1加法单元 全加器的框图

  15. 3.1.1加法单元 由上面的全加器的图去理解书上60页的公式就容易多了

  16. 3.1.1加法单元 由8个全加器组成的8位加法器（串行进位）

  17. 3.1.1加法单元 由8个全加器组成的8位加法器 大家注意的是：加法器无存储功能

  18. 3.1.1加法单元 由8个加法器组成的16位加法器（组间串行）

  19. 3.1.2并行加法器与进位链结构 1.基本进位公式 在这里，我们要借助数学工具，利用数学技巧分析一下进位公式，从中发现我们无法直接观察出来的特性。这是数学给我们带来的飞跃。 其实只是人为的设立了两个辅助公式。

  20. 3.1.2并行加法器与进位链结构 Gi=AiBi Pi = Ai + Bi 分析这两个进位辅助函数，这两个函数的自变量是事先存在的被加数和加数的对应位，所以可以立刻算出来。

  21. 3.1.2并行加法器与进位链结构 2.并行加法器的串行进位 3.并行进位（先行进位、同时进位） 从书中61页的两个逻辑表达式来看：这两个表达式是同一个公式的不同变形，通过不同变形而采用两种不同的方法。公式变形是数学技巧，但可以给予人们一些质的变化。

  22. 3.1.3ALU举例 1.SN74181外特性 2.SN74181内部结构 3.SN74181功能表 4.用SN74181构成多位的ALU

  23. 每位ALU的图例

  24. 4位并行进位加法器

  25. 3.2运算方法 3.2.1定点加减运算 3.2.2移位 3.2.3浮点加减运算 3.2.4十进制加减运算 3.2.5定点数乘除运算 3.2.6浮点数乘除运算

  26. 3.2运算方法 3.2.1定点加减运算 1.原码加减运算 2.补码加减运算 （1）补码加法运算 （2）补码减法运算 （3）补码运算规则 3.溢出判别

  27. 3.2运算方法 3.溢出判别 （1）采用一个符号位判断 （2）采用最高有效位的进位判断 （3）采用变形补码

  28. 3.2.2移位 1.逻辑移位 2.循环移位 3.算术移位

  29. 3.2.2移位 1.逻辑移位 2.循环移位 3.算术移位

  30. 3.2.3浮点加减运算 1.运算规则及硬件实现 （1）对阶操作 （2）尾数的加减 （3）结果规格化和判溢出 左规 右规 （4）舍入操作

  31. 3.2.4十进制加减运算 1.进制转换 2.直接进行十进制运算 （1）机器码有专门的BCD码加减乘除指令 （2）只有BCD码调整指令 3.BCD码的加法运算

  32. 3.2.5定点数乘除运算 1.无符号整数的一位乘法 2.无符号整数的一位除法

  33. 无符号整数的一位乘法

  34. 2.无符号整数的一位除法 此小节课本的例子出错，以下是补充内容

  35. 除 法

  36. 3.2.6浮点数乘除运算 • 浮点乘法运算 （1）阶码相加并判溢出 （2）尾数相乘 （3）规格化处理 2.浮点除法运算 （1）预置 （2）尾数调整 （3）求阶差 （4）尾数相除

  37. 3.3CPU模型的组成及其数据通路 3.3.1基本组成 3.3.2数据传送

  38. 3.3.1基本组成 1.寄存器 2.运算部件 3.总线与数据通路结构 4.控制器及微命令的基本形式

More Related