1 / 16

Een USB 2.0 oscilloscoop

Een USB 2.0 oscilloscoop. Bossuyt Frederick De Bock Steven Duchatelet Sven Werbrouck Steven. Inleiding. Probleemstelling. Doel van het project. Aanpak. Overzicht gepresteerd werk. Planning. Probleemstelling. AD-convertor. DA-convertor. voeding. signaal in- en uitgang. 2 FPGA’s.

base
Download Presentation

Een USB 2.0 oscilloscoop

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Een USB 2.0 oscilloscoop Bossuyt Frederick De Bock Steven Duchatelet Sven Werbrouck Steven

  2. Inleiding • Probleemstelling Doel van het project Aanpak Overzicht gepresteerd werk Planning

  3. Probleemstelling AD-convertor DA-convertor voeding signaal in- en uitgang 2 FPGA’s

  4. Probleemstelling PC signaalverwerking +afbeelden resultaat signaal FPGA µ-controller signaalverwerking interface beeldscherm AD-convertor sampling

  5. Inleiding • Probleemstelling Doel van het project Aanpak Overzicht gepresteerd werk Planning

  6. Doel van het project • 1 single shot signaal van 20 MHz verwerken • korte reactietijden • efficiënt gebruik van de FPGA hardware single shot = 1 keer een beperkt aantal samples inlezen en verwerken thesisonderwerp = continue signaalverwerking

  7. Inleiding • Probleemstelling Doel van het project Aanpak Overzicht gepresteerd werk Planning

  8. HARDWARE:VHDL bufferen signaal trigger: rising/falling edge pretrigger samplerate @ runtime(64/32/16/8/4/2/1 Mbps) eventueel een digitaal ruisonderdrukkingsfilter SOFTWARE: C++ 1 2 3 4 5 Aanpak

  9. Aanpak Communicatie heel belangrijk! • wanneer wordt data getransporteerd? • hoe wordt de data getransporteerd? • interpretatie van de bits?

  10. Inleiding • Probleemstelling Doel van het project Aanpak Overzicht gepresteerd werk Planning

  11. Overzicht gepresteerd werk: HARDWARE • geheugenstructuur: FIFO testen met binaire teller (= zelf aangemaakte data) • omzetting parallelle naar seriële datastroom: USB = serieel! • solderen van connecties tussen FPGA en µ-controller

  12. ainit dout 8bit empty FIFO full 8bit 8bit rd_clk BUFFER1 BUFFER2 rd_en 8bit din wr_clk wr_en teller usb_data

  13. Overzicht gepresteerd werk: SOFTWARE

  14. Inleiding • Probleemstelling Doel van het project Aanpak Overzicht gepresteerd werk Planning

  15. Planning: HARDWARE • doorvoeren van een volledige test met zelf aangemaakte data • implementeren van interface ADC – FPGA • controlesignalen @ runtime kunnen inlezen • instellingen @ runtime kunnen veranderen

  16. Planning: SOFTWARE

More Related