1 / 74

Interfaces Seriais

Interfaces Seriais. Caio Ramos. Objetivos. Apresentar as interfaces seriais mais utilizadas atualmente; Aprofundar os conhecimentos nas interfaces I2C e SPI. Tópicos. Introdução Evolução das interfaces de comunicação USB FireWire SATA PCI Express RS-485 I2C SMBus SPI. Introdução.

bailey
Download Presentation

Interfaces Seriais

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Interfaces Seriais Caio Ramos

  2. Objetivos • Apresentar as interfaces seriais mais utilizadas atualmente; • Aprofundar os conhecimentos nas interfaces I2C e SPI. Caio Ramos

  3. Tópicos • Introdução • Evolução das interfaces de comunicação • USB • FireWire • SATA • PCI Express • RS-485 • I2C • SMBus • SPI Caio Ramos

  4. Introdução • As interfaces são necessárias para expandir a capacidade dos processadores e microcontroladores; • Números de portas de E/S • Divisão de tarefas • Acesso a memórias • Interfaces seriais e paralelas; • Número de conexões • Número de bits transmitidos a cada ciclo de clock Caio Ramos

  5. Evolução das Interfaces • Busca constante por maiores taxas de transmissão de dados • Aumento do clock de transmissão • Aumento do número de conexões? • Problemas: • Signal integrity e roteamento • Paralelismo e sincronismo • Imunidade a ruídos Caio Ramos

  6. Evolução das Interfaces • Exemplos: • Porta Serial  Porta Paralela  USB ou FireWire • IDE  SATA • ISA  LPC • PCI e AGP  PCI Express Caio Ramos

  7. Interfaces Seriais • Existem diversos tipos de interfaces seriais que são utilizadas em várias aplicações. • RS-232, RS-485, I2C (SMBus), LPC, SPI, SATA, USB, FireWire, One-Wire, PCI Express. Caio Ramos

  8. Evolução das Interfaces • Colocar Figura da Placa mãe • Colocar figura da impressora 1-wire Caio Ramos

  9. USB – Universal Serial Bus • Surgiu de uma aliança promovida por várias empresas (como NEC, Intel e Microsoft) com o intuito de desenvolver uma tecnologia que permitisse o uso de um tipo de conexão comum entre computador e periféricos: a USB Implementers Forum. Caio Ramos

  10. USB – Universal Serial Bus • Características: • Diferencial • Plug and Play • Cabo de até 5 metros • Fornece alimentação de 5V (Bus Powered Devices) • 100 mA • 500 mA, requer negociação através do protocolo. Caio Ramos

  11. USB – Camada Física

  12. USB – Universal Serial Bus • Pode-se conectar até 127 dispositivos. • Taxas de transmissão: • Low Speed: 1,5 Mbps • Full Speed: 12 Mbps • High Speed: 480 Mbps (USB 2.0) • High Speed requer negociação. Caio Ramos

  13. USB – Universal Serial Bus Caio Ramos

  14. IEEE1394 Bus: FireWire • Criado em 1995; • Baseado no barramento FireWire, utilizado pela Apple; • Também recebe o nome de iLink e Digital Link, nos produtos da eletrônicos da Sony. Caio Ramos

  15. IEEE1394 Bus: FireWire • Características: • Até 63 dispositivos • Plug and Play • Cabo de até 4,5 metros • Comunicação Peer-to-Peer Caio Ramos

  16. IEEE1394 Bus: FireWire Caio Ramos

  17. IEEE1394 Bus: FireWire • Características: • 3 velocidades de operação: • 98,404 Mbps (100 Mbps) • 196,608 Mbps (200 Mbps) • 393,216 Mbps (400 Mbps) • Fornece alimentação para os dispositivos • 1.25A/12V (max), com cabo de 6 pinos. Caio Ramos

  18. FireWire vs USB 2.0 Caio Ramos

  19. Evolução das Interfaces • Colocar Figura da Placa mãe • Colocar figura da impressora 1-wire Caio Ramos

  20. SATA - Serial Advanced Technology Attachment • SATA-IO (SATA International Organization) é a entidade que controla o padrão, formada em 2004 • A revisão 1.0 foi publicada em 2001, com o objetivo de substituir a interface paralela • Objetivo: • Melhorar cabeamento, custo dos cabos e conectores, ventilação interna do gabinete Caio Ramos

  21. SATA - Características • LVDS (Low-voltage Differential Signaling) • Taxas de transmissão de 150 MB/s e 300 MB/s • Cabo de até 1 metro • Cada dispositivo é conectado diretamente ao host. Caio Ramos

  22. SATATecnologias Relacionadas • NCQ (Native Command Queuing): • Permite ao HD organizar as solicitações de gravação ou leitura de dados numa ordem que faz com que as cabeças se movimentem o mínimo possível, aumentando (pelo menos teoricamente) o desempenho do dispositivo e sua vida útil. • Obrigatório no SATA II e opcional no padrão SATA I. Caio Ramos

  23. SATATecnologias Relacionadas • Link Power Management • Três estados: ativo (active), parcialmente ativo (partial) ou inativo (slumber). • Permite ao HD economizar energia • Staggered Spin-Up • Permite ativar ou desativar HDs trabalhando em conjunto sem interferir no funcionamento do grupo de discos. • Recurso muito útil em sistemas RAID • Também melhora a distribuição de energia entre os discos. Caio Ramos

  24. SATATecnologias Relacionadas • Hot Plug • Permite conectar o disco ao computador com o sistema operacional em funcionamento. Esse é um recurso muito usado em HDs do tipo removível. • eSATA / xSATA • Permite ao cabo do HD ter um tamanho maior sem que haja perda de dados significativa • eSATA: até 2 metros • xSATA: até 8 metros Caio Ramos

  25. SATA - Imagens Caio Ramos

  26. SATA Caio Ramos

  27. SATA - Desempenho Caio Ramos

  28. PCI-Express • Introduzido pela Intel em 2004, com o objetivo de substituir as interfaces PCI e AGP. • A partir de 15 de janeiro de 2007, o PCI-SIG disponibilizou o PCI Express versão 2.0 • Dobra a taxa de transferência da versão 1.1 • Mantém compatibilidade com a 1.1 Caio Ramos

  29. PCI-Express • A versão PCIe 3.0 é esperada para 2009/2010 • Conexão ponto a ponto • Canais seriais usando LVDS • Full-duplex • Taxas diferentes de acordo com o número de conexões (x1, x2, x4, x16) • x1 = 250 MB/s (500 MB/s na versão 2.0) Caio Ramos

  30. PCI-Express Caio Ramos

  31. RS-485 • Padrão definido pela EIA (Electronics Industry Association) • Definiu os padrões RS-485, RS-232, RS-422 • RS (Recommended Standard) • Atualmente são chamados de EIA-XXX. • O padrão define apenas características elétricas (camada física), mas não define nenhum tipo de protocolo. • Problemas de compatibilidade entre equipamentos de fabricantes diferentes. Caio Ramos

  32. RS-485 • Características: • 2 fios • Diferencial • Half-Duplex • Multi-ponto (até 32 pontos) • Distâncias de até 1200 metros, com taxas de 100 Kbps • Em distâncias pequenas, pode alcançar até 10 Mbps Caio Ramos

  33. RS-485 • Modo diferencial: • Fios A e B • Nivél lógico de acordo com a “diferença” entre A e B. • Nível lógico 1: A positivo e B negativo • Nível lógico 0: B for positivo e A negativo. Caio Ramos

  34. RS-485 – Distância x taxa de transmissão Caio Ramos

  35. RS-485 Caio Ramos

  36. RS-485 • Um uso típico do RS-485 é uma rede formada por um Mestre (PC, por exemplo) conectado a vários dispositivos (escravos) • O mestre inicia a comunicação, endereçando um único escravo • O escravo então responde a requisição Caio Ramos

  37. RS-485 Caio Ramos

  38. I2C – Inter-Integrated Circuit • Desenvolvido pela Philips em 1996 • Comunicação a 2 fios • SDC: serial clock • SDA: serial data • Os sinais são coletor aberto • Bidirecional (half-duplex) Caio Ramos

  39. I2C – Inter-Integrated Circuit Caio Ramos

  40. I2C – Inter-Integrated Circuit • Taxa de transferência: • 100 Kbps: standard mode • 400 Kbps: fast mode (F) • 1 Mbps: fast mode plus (Fm+) • 3.4 Mbps: high speed mode • Endereçamento • 7 bits: padrão • 10 bits Caio Ramos

  41. I2C – Inter-Integrated Circuit • Nível lógico • Diversos processos de fabricação: TTL, CMOS, NMOS • Não possuem valores pré-definidos • Dependem da tensão de alimentação • MSB enviado primeiro Caio Ramos

  42. I2C – Inter-Integrated Circuit • Dispositivos no barramento • Mestre: envia o clock e o endereço do escravo • Escravo: lê o clock e o endereço • Multi-mestre • Vários dispositivos pode controlar o barramento • Arbitrariedade • Visa não corromper a transmissão dos dados e perder a sincronia do clock • Sincronização • Procedimento p/ sincronizar o clock de um ou mais dispositivos Caio Ramos

  43. I2C – Inter-Integrated Circuit • Dispositivos no barramento • Mestre: envia o clock e o endereço do escravo • Escravo: lê o clock e o endereço • Multi-mestre • Vários dispositivos pode controlar o barramento Caio Ramos

  44. I2C – Comunicação • O dispositivo mestre ajusta a condição inicial (start) • O start bit é indicado por uma transição de alto para baixo do SDA, mantendo o clock alto • O dispositivo master envia 7 bis de endereçamento. • Transições para os bits de dados são feitas enquanto o clock está baixo • O dispositivo master envia o 8º bit, RW/ Caio Ramos

  45. I2C – Comunicação • O dispositivo slave envia o sinal de ACK (Acknowledge) • O dispositivo master (ou slave) envia pacotes de 8 bits de dados, sempre seguidos de um sinal ACK enviado pelo dispositivo slave (ou master) confirmando a recepção. • O dispositivo master encerra a comunicação. • O stop bit é indicado por uma transição de baixo para alto do SDA, mantendo o clock alto. Caio Ramos

  46. I2C – Inter-Integrated Circuit Caio Ramos

  47. I2C – Start e Stop bit • São gerados pelo mestre • A barra é considerada como ocupada após a condição de partida, e livre após a condição de parada Caio Ramos

  48. I2C – Transmissão de dados • O número de bytes que pode ser transferido é ilimitado • Cada byte é acompanhado de um bit de reconhecimento. Caio Ramos

  49. I2C – Transmissão de dados • Se o IC receptor (escravo) não for capaz de receber um outro byte de dados até que alguma função seja executada, como por exemplo uma interrupção interna, ele deverá levar a linha de clock a nível L , forçando o Mestre a entrar em um modo de espera. Os dados serão lidos novamente, quando o escravo liberar a linha de clock. Caio Ramos

  50. I2C – Reconhecimento (ack) • É obrigatório • O MASTER libera a linha SDA (nível H) durante a ocorrência dos pulsos de clock. O IC receptor (SLAVE) leva a linha SDA a nível L durante o período H do pulso de reconhecimento. • Usualmente, o SLAVE endereçado é obrigado a gerar um reconhecimento logo após cada byte ter sido recebido. Caio Ramos

More Related