何宾 Tel:13911127536 email:hebin@mail.buct

基于AXI4的可编程SoC系统设计 (下) 培训内容 • Xilinx片上可编程系统设计导论 • AXI4规范 • MicroBlaze处理器原理 • EDK13.1工具概述 • 操作系统(OS)及板级支持包(BSP)概述 • 基于MicroBlaze和AXI4的可编程SoC系统实现

片上可编程系统设计实验--实验内容 介绍EDK13.1软件的使用方法和设计流程。在介绍这部分内容时，使用捐赠的板卡Nexys3,该板卡带有Xilinx最新一代的Spartan-6 FPGA芯片。

片上可编程系统设计实验--实验内容 该内容主要包括： • 1. 工程的建立； • 2. 添加AXI4 IP到硬件设计； • 3. 定制LED IP,并添加IP到系统,编写应用程序； • 4. 定制7段数码管IP,并添加IP到系统,编写应用程序； • 5. 定制PWM IP,并添加IP到系统,编写应用程序; • 6. 实现AXI4中断控制系统； • 7. 使用AXI4 Chipscope实现系统协同调试。

Microblaze AXI-Lite JTAG MDM MBDEBUG M_AXI _DP DIP GPIO DLMB ILMB PUSH GPIO LMB BRAM CNTLR LMB BRAM CNTLR RS-232 UART 7-seg MY IP BRAM 实验四：定制7段数码管IP并添加到设计中--设计结构原理这就是本实验要完成的部分使用BSB建立的最小系统结构

MicroBlaze AXI-LITE LED_IP 控制逻辑寄存器 7段数码管实验四：定制7段数码管IP并添加到设计中--设计结构原理设计一个LED的控制器IP核, 通过该控制器对7段数码管显示进行控制

实验四：定制7段数码管IP并添加到设计中--设计结构原理实验四：定制7段数码管IP并添加到设计中--设计结构原理

x[15:12] x[11:8] x[7:4] x[3:0] d c y b a hex7seg a_to_g[6:0] 来自寄存器 s[1:0] an[3:0] clr s[1:0] an[3:0] ctr2bit clk “1111” 实验四：定制7段数码管IP并添加到设计中--设计结构原理时钟自动扫描复用7段数码管结构图

实验四：定制7段数码管IP并添加到设计中--打开前面的设计实验四：定制7段数码管IP并添加到设计中--打开前面的设计在开始这个实验以前,先建立一个lab4的目录,将刚才lab1下所有的文件复制到新建的lab4目录下. 这个实验基于lab1前面的设计实现,设计并添加定制 IP到设计中,并对其进行测试.

实验四：定制7段数码管IP并添加到设计中--打开前面的设计实验四：定制7段数码管IP并添加到设计中--打开前面的设计在Windows操作系统下，选择所有程序->Xilinx ISE Design Suite13.1->EDK->Xilinx Platform Studio(XPS)。打开EDK软件。 1）打开XPS，在XPS主界面选择File->Open Project，出现下图界面。选择Open a recent project，然后单击ok按钮。

打开已经存在的工程, 选择该选项点击”OK”按纽实验四：定制7段数码管IP并添加到设计中--打开前面的设计

定位到所在目录的system.xmp文件 然后点击“Open”按纽实验四：定制7段数码管IP并添加到设计中--打开前面的设计

选择”创建或导入外设“ 实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

点击“Next”按钮 实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

选择创建新外设模版 点击“Next”按钮实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

输入IP核的名字：seg_ip 点击“Next”按钮实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

选择接口AXI4-LITE 点击“Next”按钮实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

选中：用户逻辑软件寄存器 不选中点击“Next”按钮实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核你需要实现的部分

对寄存器的读写控制 寄存器的个数，根据实际需要使用的情况设置点击“Next”按钮实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

产生ISE工程 生成软件驱动点击“Next”按钮实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

点击“Finish”按钮 实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

所创建的IP核已经添加到IP库中 位置在工程目录下的pcores目录中实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

双击LED_IP，准备将其添加到设计 实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

点击“Yes”按钮，同意将其添加到设计中 实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

使用默认设置，并点击“OK”按钮 实验四：定制7段数码管IP并添加到设计中--定制7段数码管IP核

选择使用XPS自动总线连接和存储空间分配 点击“OK”按钮实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择总线接口标签 自动将其连接到axi4lite_0 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择地址标签 自动进行存储空间分配实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择总线接口标签 选中seg_ip,右击鼠标选择View MPD文件实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核添加下面一行，端口名字AN，方向输出，总线宽度[3：0] 添加下面一行，端口名字SEG，方向输出，总线宽度[7：0]

选择总线接口标签 选中seg_ip,右击鼠标选择Browse HDL Source… 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择user_logic.vhd 点击“打开”按纽实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

用HDL语言,添加an，seg端口 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

计数器 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核保存修改的文件

选择要显示的数字 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

十六进制转7段码 显示实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择总线接口标签 选中seg_ip,右击鼠标选择Browse HDL Source… 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择seg_ip.vhd 点击“打开”按纽实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

用HDL语言,添加AN，SEG端口 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

用HDL语言,添加an，seg端口映射 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择该选项,使变化生效 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择端口标签 展开seg_ip_0 下拉框下选择make External, 表示该网络将连接到FPGA 物理引脚上实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择端口标签 新生成的外部端口名字seg_ip_0_AN_pin,seg_ip_0_SEG_pin 实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

选择system.ucf文件 添加seg_ip_0_AN_pin引脚添加seg_ip_0_SEG_pin引脚实验四：定制7段数码管IP并添加到设计中--添加7段数码管IP核

下一步,选择这个, 产生网表 实验四：定制7段数码管IP并添加到设计中--生成网表想想这步完成的工作? –其实就是把这个抽象的结构, 转换成门级网表的连接.

实验四：定制7段数码管IP并添加到设计中--生成网表实验四：定制7段数码管IP并添加到设计中--生成网表这个过程需要持续一小部分时间,请等待,并且看看控制台给出的综合信息.

何宾 Tel:13911127536 email:hebin@mail.buct