1 / 39

Attività in corso a Torino

Attività in corso a Torino. Commisioning e running del RW Commisioning e running elettronica FE per RICH running MWPC sviluppo CMAD preparazione run adronico 2007 analisi dati: effetto Primakoff analisi dati trasverso con produzione di L.

aislin
Download Presentation

Attività in corso a Torino

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Attivitàin corso a Torino • Commisioning e running del RW • Commisioning e running elettronica FE per RICH • running MWPC • sviluppo CMAD • preparazione run adronico 2007 • analisi dati: effetto Primakoff analisi dati trasverso con produzione di L D. Panzieri - CSN1 Trieste 18/09/06

  2. - Rich Wall detector positioned downstream the RICH1 - Used in drift-time measurement mode - Active area is 4.86x4.22 m2, hole in central area corresponding to the acceptance of SAS Rich Wall detector: Layout Front view of RW detector - Composed of 4 stations, each consists of 2 planes of tubes, arranged like 2X+2Y+2X+2Y Cross section view of RW detector D. Panzieri - CSN1 Trieste 18/09/06

  3. Il RichWall D. Panzieri - CSN1 Trieste 18/09/06

  4. Il RichWall D. Panzieri - CSN1 Trieste 18/09/06

  5. Il RichWall Sistema di lettura, basato sulle schede multiplexer, ora in condizioni di buona affidabilità e funzionamento. Ancora qualche errore ( < 1%) con flussi elevati. Sistema di gas stabile e affidabile Basse tensioni ok D. Panzieri - CSN1 Trieste 18/09/06

  6. Il RichWall Hit profiles sui piani del RW D. Panzieri - CSN1 Trieste 18/09/06

  7. Il RichWall Distribuzione dei tempi sui piani del RW D. Panzieri - CSN1 Trieste 18/09/06

  8. Il RichWall Distribuzione di molteplicità per i piani x ed y del RW D. Panzieri - CSN1 Trieste 18/09/06

  9. Il RichWallRicostruzione delle tracce in compass RichWall Mwpc A* D. Panzieri - CSN1 Trieste 18/09/06

  10. Rich Wall prototype beam test Electron shower Y-planes X-planes MIPs 5 GeV/c Y-planes X-planes D. Panzieri - CSN1 Trieste 18/09/06 Rich Wall team (Dubna/Torino)

  11. Le mwpc Hit profiles sui piani delle mwpc D. Panzieri - CSN1 Trieste 18/09/06

  12. Le mwpc Distribuzione dei tempi sui piani delle mwpc D. Panzieri - CSN1 Trieste 18/09/06

  13. F1 board roof board MAd4 board Voltage divider MAPMT Rich1 electronics upgrade Electronic channels: 12 x 12 x 16 x 4 = 9 216 channels  10 000 channels Based on MAD4  CMAD Read-out via F1 Prototypes under test Two steps up-grade under development: MAD4  2006 CMAD  2007 – 20xx D. Panzieri - CSN1 Trieste 18/09/06

  14. CMAD-V2 • The chip contains all the functional units • 8 channel preamplifier-shaper • Local DAC for threshold and gain settings • Programmable one-shot • LVDS output driver • On chip bias generation • Digital control unit D. Panzieri - CSN1 Trieste 18/09/06

  15. CMAD-V2Major changes with respect to the first prototype • The shaping time has been reduced from 20 ns to 10 ns. • The gain of the front-end can be programmed by a 3 bit digital word. • The gain can be changed from 0.4 mV/fC to 1 mV/fC in step of 0.08 mV/fC. • An additional gain multiplication of 4x can be provided, to fully preserve the compatibility with the MAD4. This feature can be enabled or disabled by an external pin. • The baseline restorer has been improved. The new design should be able to cope with a rate of > 5 MHz/channel. • The threshold DAC has 8 bits. The typical value of the LSB is 1mV, but this can be changed by fixing a voltage on an external pin. • The chip incorporates the full biasing circuit. Only SMD capacitors are required in addition on the final PCB. D. Panzieri - CSN1 Trieste 18/09/06

  16. MSB LSB 8 6 4 2 0 9 7 5 3 1 set to fixed values on the board: default values: DAC9=0 DAC8=1 Thr2 Thr1 Thr5 Thr4 Thr3 Thr7 Thr6 6 4 2 0 5 3 1 if DAC7=0 set threshold 7 most significant bits: GR0 Thr0 GC0 GR2 GR1 GC2 GC1 6 4 2 0 5 3 1 if DAC7=1  set gain 3 bits + threshold LSB: R feedback C feedback CMAD-V2Programming threshold and gain on internal DAC 10 bits programmable DAC 10 bits programmable DAC D. Panzieri - CSN1 Trieste 18/09/06

  17. C-MAD test card DREISAM card HOT-CMC Pulser optical fibre CMAD Trigger control system Trigger generator fixed frequency CMAD-V2Test system – external pulser D. Panzieri - CSN1 Trieste 18/09/06

  18. linearity of the pre-amplifier output signal gain time-width of the discriminator output signal delay of the comparator output signal with respect to the input signal fall time of the pre-amplifier output signal CMAD-V2First tests on prototype Set of measurements: D. Panzieri - CSN1 Trieste 18/09/06

  19. Min gain 4 x min gain CMAD-V2 First measurements D. Panzieri - CSN1 Trieste 18/09/06

  20. programming and loading internal DACs from digital (DREISAM) card input signal from external pulser externally triggered CMAD digital outputs handled by DREISAM card and read out checking correct DAC decoding both for threshold and gain checking threshold and gain range and granularity measuring noise level CMAD-V2 Programming internal DAC and reading out digital output Test System I: D. Panzieri - CSN1 Trieste 18/09/06

  21. CMAD-V2 Preliminary results from test Output signal from the pre-amplifier as function of gain setting at fixed Vin R=R feedback C=C feedback D. Panzieri - CSN1 Trieste 18/09/06

  22. Real output from pre-amp attenuation of signal due to coupling with scope CMAD-V2Preliminary test results Simulated output from pre-amp Attenuation factor D. Panzieri - CSN1 Trieste 18/09/06

  23. CMAD-V2 Preliminary test results: Gain Simulated pre-amplifiers outputs Minimum gain 0.4 mV/fC 1 mV/fC Maximum gain D. Panzieri - CSN1 Trieste 18/09/06

  24. CMAD-V2 Preliminary test results: thresholds baseline nominal position Default threshold set nominally 6 mV (i.e. 6 digits) under baseline Half range available: 127 mV 127 mV = 127 fC with maximum gain 127 mV = 317.5 fC with minimum gain nominal granularity = 1mV/dig = 1 fC/dig @ max G nominal granularity = 1mV/dig = 2.5 fC/dig @ min G measured granularity = 1mV/dig D. Panzieri - CSN1 Trieste 18/09/06

  25. CMAD-V2 Threshold scan (pulsing even channels) Maximum gain Minimum gain D. Panzieri - CSN1 Trieste 18/09/06

  26. CMAD-V2 noise level Gaussian fit of the derivative Threshold scan on channel 2 Mean = 116.8 digits RMS = 1.575 digits D. Panzieri - CSN1 Trieste 18/09/06

  27. CMAD-V2 noise level No input pulse: D. Panzieri - CSN1 Trieste 18/09/06

  28. LED-pulser PMT DREISAM card HOT-CMC LED, correlated with trigger: simulates Cerenkov signal optical fibre 8 MAD cards Trigger control system Trigger generator fixed frequency CMAD-V2 Test System II (MAPMT + LED) Making thresholds scan with Mapmt signal D. Panzieri - CSN1 Trieste 18/09/06

  29. CMAD-V2 Threshold scan (MAPMT + LED) Minimum gain Ch1 Ch0 Ch2 Ch3 Ch4 Ch6 Ch7 Ch5 D. Panzieri - CSN1 Trieste 18/09/06

  30. LED-pulser PMT DREISAM card HOT-CMC LED, correlated with trigger: simulates Cerenkov signal Alogen lamp, uncorrelated with trigger: simulates background Amount of light from lamp controlled by filters of different optical density Measuring sampling rate capability (nominal is > 5 MHz) optical fibre 8 MAD cards Alogen lamp Trigger control system Trigger generator fixed frequency CMAD-V2 Test System III(MAPMT + LED + LAMP) To Do! D. Panzieri - CSN1 Trieste 18/09/06

  31. Rich1 electronics upgrade:CMAD Assegnati SJ nel 2006 Schede di front end finali 30 k€ Produzione del CMAD 80 k€ TOTALE110 k€ Test finale ancora in corso. Risultato atteso per metà ottobre Se ok, richiesta sblocco sj Se non ok, come procedere ? In ogni caso richiesta di sblocco di 10 k€ per i connettori D. Panzieri - CSN1 Trieste 18/09/06

  32. Scheda di test per trigger Drell-Yan D. Panzieri - CSN1 Trieste 18/09/06

  33. ~ 80% dei muoni DY sono nell'accettanza del MW1 non esiste nessun trigger muonico nel primo spettrometro il trigger deve coprire circa 4 x 3 m2 l'alone del facio muonico crea un fondo fisico che va separato → puntamento al bersaglio, con risoluzione angolare di ~1º Scheda di test per trigger Drell-Yan D. Panzieri - CSN1 Trieste 18/09/06

  34. Scheda di test per trigger Drell-Yan Come separare l'alone D. Panzieri - CSN1 Trieste 18/09/06

  35. Occorre selezionare pattern specifici di hit in quattro layer contigui a valle dell'assorbitore Il numero di combinazioni di hit possibili e' limitato dall'angolo di impatto massimo (~15 gradi) Il riconoscimento dei pattern e' realizzato utilizzando FPGA che ricevono direttamente i segnali LVDS dei discriminatori Ciascun modulo di trigger (supponendo un formato VME 6U) puo' ospitare 1 o 2 FPGA, e ricevere al minimo 192 segnali Scheda di test per trigger Drell-Yan La nostra proposta D. Panzieri - CSN1 Trieste 18/09/06

  36. Scheda di test per trigger Drell-Yan Trigger con tempo di deriva • Per separare efficacemente l'alone e ridurre il jitter temporale della logica, e' possibile utilizzare una misura approssimativa del tempo di deriva (~100 ns max.) • Il jitter del tempo di decisione e' ~ pari al binning temporale del tempo di deriva • Risoluzioni temporali di 5-10 ns sono alla portata delle moderne FPGA D. Panzieri - CSN1 Trieste 18/09/06

  37. Scheda di test per trigger Drell-Yan Come modificare il readout? • Le uscite LVDS dei discriminatori sono inviate alle schede digitali tramite cavi flat • Ciascuna scheda digitale riceve 192 canali D. Panzieri - CSN1 Trieste 18/09/06

  38. Scheda di test per trigger Drell-Yan Come modificare il readout? • Le uscite LVDS dei discriminatori sono inviate alle schede digitali tramite cavi flat • Ciascuna scheda digitale riceve 192 canali • Splittando i segnali LVDS in ingresso, e' possibile inserire facilmente moduli aggiuntivi nel readout • Ciascun modulo di trigger, equipaggiato con FPGA, puo' correlare almeno 24 MDTs D. Panzieri - CSN1 Trieste 18/09/06

  39. Sviluppo e test dell'algoritmo di trigger con i dati esistenti (tracking + raw digits dal rivelatore); stima del rate di trigger e del massimo jitter di tempo tollerabile Implementazione dell'algoritmo in VHDL Sviluppo di 1-2 schede prototipo, con un minimo di 64 ingressi, e degli splitter LVDS Test delle schede prototipo con raggi cosmici ed il “mini-MW1” nella clean room di COMPASS (hardware gia' esistente) Scheda di test per trigger Drell-Yan Programma di lavoro D. Panzieri - CSN1 Trieste 18/09/06

More Related